绝缘栅双极型晶体管及制作方法、电子设备及存储介质技术

本申请涉及一种绝缘栅双极型晶体管及制作方法、电子设备及存储介质，通过上述缘栅双极型晶体管的制作方法制作而成的缘栅双极型晶体管，结构依次为第二金属层、氧化层、外延层、第一金属层，制作工艺简单，且将缘栅双极型晶体管制作成垂直结构，垂直结构的绝缘栅双极型晶体管能够降低漏电流，进而提高缘栅双极型晶体管可靠性，以此解决横向缘栅双极型晶体管耐压不足的问题，进而提升了用户体验。进而提升了用户体验。进而提升了用户体验。

【技术实现步骤摘要】
绝缘栅双极型晶体管及制作方法、电子设备及存储介质


[0001]本申请涉及半导体器件领域，尤其涉及一种绝缘栅双极型晶体管及制作方法、电子设备及存储介质。

技术介绍

[0002]随着现代能源技术的发展，电能已经变成了目前最主要的能源形式之一。在电能的产生、传输、使用等过程中，都需要经过电压、电流、频率等参数的调节，这些调节过程无不依赖于电力电子技术的发展。随着电力电子技术的发展，各种变频电路、斩波电路的应用不断扩大，在这些电路中各种功率半导体器件得到广泛的应用，其中，IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)为常用的功率半导体器件。
[0003]目前IGBT的制造相对简单，制造而成的IGBT耐压较低，随着IGBT器件的使用温度不断提高，IGBT器件漏电流会增大，导致IGBT可靠性不好，因此，如何提升IGBT结构的可靠性成了亟需解决的问题。

技术实现思路

[0004]本申请提供了一种绝缘栅双极型晶体管及制作方法、电子设备及存储介质，以解决相关技术中，绝缘栅双极型晶体管可靠性差的问题。
[0005]第一方面，本申请提供了一种绝缘栅双极型晶体管的制作方法，所述绝缘栅双极型晶体管的制作方法包括：
[0006]提供一衬底，在所述衬底上依次设置氧化层和外延层，所述外延层包括依次设置的第一外延层、第二外延层、第三外延层；
[0007]在所述第三外延层远离所述氧化层一侧设置一沟槽，并在所述沟槽内设置多晶硅栅；
[0008]通过在所述第三外延层远离所述氧化层一侧注入第一电荷类型的掺杂物，形成体区，所述体区设置在所述多晶硅栅两侧；
[0009]通过在所述体区远离所述外延层一侧注入第二电荷类型的掺杂物，形成发射区，所述发射区设置在所述多晶硅栅两侧；
[0010]设置覆盖所述多晶硅栅、所述发射区以及所述体区的第一金属层；
[0011]去除所述衬底，蚀刻所述氧化层和所述第一外延层，以在所述氧化层和所述第一外延层上分别设置间隔的通孔；
[0012]在所述氧化层远离所述外延层一侧设置第二金属层，所述第二金属层通过所述氧化层和所述第一外延层上的通孔与所述第二外延层接触。
[0013]可选地，在所述第三外延层远离所述氧化层一侧设置一沟槽，并在所述沟槽内设置多晶硅栅，包括：在所述第三外延层上设置一初始氧化层，在所述初始氧化层上进行涂胶；对涂胶后的所述初始氧化层进行曝光和显影后，刻蚀所述初始氧化层；在刻蚀所述初始氧化层后，刻蚀所述第三外延层，以在所述第三外延层上形成沟槽；去除所述初始氧化层，
并在所述沟槽上进行栅极氧化层生长，以得到所述栅极氧化层；在所述栅极氧化层上设置多晶硅，形成所述多晶硅栅。
[0014]可选地，设置覆盖所述多晶硅栅、所述发射区以及所述体区的第一金属层之前，所述方法还包括：在所述多晶硅栅和所述发射区上沉淀一介质氧化层；蚀刻所述介质氧化层，形成覆盖所述多晶硅栅和部分所述发射区的介质层。
[0015]可选地，设置覆盖所述多晶硅栅、所述发射区以及所述体区的第一金属层，包括：在所述介质层、所述发射区以及所述体区上进行金属层沉淀；对沉淀完成的金属层进行涂胶，然后进行曝光和显影；刻蚀沉淀完成的金属层，形成所述第一金属层。
[0016]可选地，在所述氧化层远离所述外延层一侧设置第二金属层，包括：蚀刻所述氧化层，以在所述氧化层上形成多个通孔；在所述氧化层上进行金属层沉淀，对沉淀完成的金属层进行涂胶，然后进行曝光和显影；刻蚀沉淀完成的金属层，形成所述第二金属层，以使得所述第二金属层通过所述氧化层上和所述第一外延层的通孔与所述第二外延层接触。
[0017]可选地，所述第一电荷类型的掺杂物和所述第二电荷类型的掺杂物为不同电荷类型的掺杂物；所述第一电荷类型的掺杂物为B离子掺杂物，所述第二电荷类型的掺杂物为As离子掺杂物。
[0018]可选地，所述衬底的材质为硅。
[0019]第二方面，本申请提供了一种绝缘栅双极型晶体管，所述绝缘栅双极型晶体管包括:氧化层，所述氧化层上设置有通孔；设置在所述氧化层一侧的外延层，所述外延层包括依次设置的第一外延层、第二外延层、第三外延层；所述第三外延层远离所述氧化层一侧设置有一沟槽，所述沟槽内设置有多晶硅栅；所述第三外延层远离所述氧化层一侧还设置有体区，所述体区设置在所述多晶硅栅两侧；所述体区远离所述外延层一侧设置有发射区，所述发射区设置在所述多晶硅栅两侧；所述体区和所述发射区远离所述外延层一侧设置有第一金属层；所述氧化层远离所述外延层一侧设置有第二金属层，所述第二金属层通过所述氧化层和所述第一外延层上的通孔与所述第二外延层接触。
[0020]第三方面，提供了一种电子设备，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
[0021]存储器，用于存放计算机程序；
[0022]处理器，用于执行存储器上所存放的程序时，实现第一方面任一项实施例所述的缘栅双极型晶体管的制作方法的步骤。
[0023]第四方面，提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面任一项实施例所述的缘栅双极型晶体管的制作方法的步骤。
[0024]本申请实施例提供的上述技术方案与现有技术相比具有如下优点：
[0025]本申请实施例提供的该方法，绝缘栅双极型晶体管的制作方法包括：提供一衬底，在所述衬底上依次设置氧化层和外延层，所述外延层包括依次设置的第一外延层、第二外延层、第三外延层；在所述第三外延层远离所述氧化层一侧设置一沟槽，并在所述沟槽内设置多晶硅栅；通过在所述第三外延层远离所述氧化层一侧注入第一电荷类型的掺杂物，形成体区，所述体区设置在所述多晶硅栅两侧；通过在所述体区远离所述外延层一侧注入第二电荷类型的掺杂物，形成发射区，所述发射区设置在所述多晶硅栅两侧；设置覆盖所述多
晶硅栅、所述发射区以及所述体区的第一金属层；去除所述衬底，蚀刻所述氧化层和所述第一外延层，以在所述氧化层和所述第一外延层上分别设置间隔的通孔；在所述氧化层远离所述外延层一侧设置第二金属层，所述第二金属层通过所述氧化层和所述第一外延层上的通孔与所述第二外延层接触，通过上述缘栅双极型晶体管的制作方法制作而成的缘栅双极型晶体管，结构为第二金属层、氧化层、外延层、第一金属层，制作工艺简单，且将缘栅双极型晶体管制作成垂直结构，垂直结构的绝缘栅双极型晶体管能够降低漏电流，进而提高缘栅双极型晶体管可靠性，以此解决横向缘栅双极型晶体管耐压不足的问题，进而提升了用户体验。
附图说明
[0026]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本专利技术的实施例，并与说明书一起用于解释本专利技术的原理。
[0027]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种绝缘栅双极型晶体管的制作方法，其特征在于，所述绝缘栅双极型晶体管的制作方法包括：提供一衬底，在所述衬底上依次设置氧化层和外延层，所述外延层包括依次设置的第一外延层、第二外延层、第三外延层；在所述第三外延层远离所述氧化层一侧设置一沟槽，并在所述沟槽内设置多晶硅栅；通过在所述第三外延层远离所述氧化层一侧注入第一电荷类型的掺杂物，形成体区，所述体区设置在所述多晶硅栅两侧；通过在所述体区远离所述外延层一侧注入第二电荷类型的掺杂物，形成发射区，所述发射区设置在所述多晶硅栅两侧；设置覆盖所述多晶硅栅、所述发射区以及所述体区的第一金属层；去除所述衬底，蚀刻所述氧化层和所述第一外延层，以在所述氧化层和所述第一外延层上分别设置间隔的通孔；在所述氧化层远离所述外延层一侧设置第二金属层，所述第二金属层通过所述氧化层和所述第一外延层上的通孔与所述第二外延层接触。2.根据权利要求1所述的方法，其特征在于，在所述第三外延层远离所述氧化层一侧设置一沟槽，并在所述沟槽内设置多晶硅栅，包括：在所述第三外延层上设置一初始氧化层，在所述初始氧化层上进行涂胶；对涂胶后的所述初始氧化层进行曝光和显影后，刻蚀所述初始氧化层；在刻蚀所述初始氧化层后，刻蚀所述第三外延层，以在所述第三外延层上形成沟槽；去除所述初始氧化层，并在所述沟槽上进行栅极氧化层生长，以得到所述栅极氧化层；在所述栅极氧化层上设置多晶硅，形成所述多晶硅栅。3.根据权利要求1所述的方法，其特征在于，设置覆盖所述多晶硅栅、所述发射区以及所述体区的第一金属层之前，所述方法还包括：在所述多晶硅栅和所述发射区上沉淀一介质氧化层；蚀刻所述介质氧化层，形成覆盖所述多晶硅栅和部分所述发射区的介质层。4.根据权利要求3所述的方法，其特征在于，设置覆盖所述多晶硅栅、所述发射区以及所述体区的第一金属层，包括：在所述介质层、所述发射区以及所述体区上进行金属层沉淀；对沉淀完成的金属层进行涂胶，然后进行曝光和显影；刻蚀沉淀完成的金属层，形成所述第一金属层。5...

【专利技术属性】
技术研发人员：李春艳，葛孝昊，曾丹，
申请(专利权)人：珠海格力电器股份有限公司，
类型：发明
国别省市：