一种低相噪多核压控振荡器版图结构及振荡器结构制造技术

本发明专利技术提供一种低相噪多核压控振荡器版图结构及振荡器结构，包括：每一压控振荡器区域均与相邻的压控振荡器区域平行，每一所述压控振荡器区域包括两个参数一致的压控振荡器；各压控振荡器区域的上端中心点及下端中心点与供电轨线的连接线均与对应的供电轨线垂直，或者每一路供电轨线的几何中心点均与压控振荡器区域几何中心点重合。通过设置压控振荡器区域使每对压控振荡器的谐振频率偏离较远，避免各压控振荡器对之间相互磁耦而引起品质因数下降，甚至导致压控振荡器难以起振，极大地提高了压控振荡器的可靠性。考虑了供电轨线到压控振荡器的耦合影响，避免由供电耦合引入的杂散或振荡模糊，最大限度地实现了压控振荡器的低相噪性能。的低相噪性能。的低相噪性能。

【技术实现步骤摘要】
一种低相噪多核压控振荡器版图结构及振荡器结构


[0001]本专利技术涉及半导体设计与应用
，特别是涉及一种低相噪多核压控振荡器版图结构及振荡器结构。

技术介绍

[0002]当前射频收发芯片与ADC(即模数转换器，英文全称为Analog to Digital Converter)芯片往往在片上集成了压控振荡器(英文全称为Voltage Controlled Oscillators，简称VCO)来产生本振信号或时钟信号，以提高整个系统的集成度与易用性。射频收发芯片与ADC芯片主要采用CMOS(即互补金属氧化物半导体，英文全称为Complementary Metal Oxide Semiconductor)工艺研制，其优势主要为高集成度，可在同一芯片上实现不同功能的模拟电路和数字电路；但是也存在缺点，例如有源器件噪声较大、后道工艺中电感材质形状受限、片上布局空间有限等，使VCO相位噪声性能较难提升、且VCO输出容易受到其他电路例如数字电路的影响导致性能恶化。而在高性能ADC芯片中，往往要求VCO的相位噪声越低越好，以免钳制ADC在高频输入信号下本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低相噪多核压控振荡器版图结构，其特征在于，所述低相噪多核压控振荡器版图结构至少包括：多个压控振荡器区域及两路供电轨线或两路以上供电轨线，其中：每一所述压控振荡器区域均与相邻的所述压控振荡器区域平行，其中，每一所述压控振荡器区域均用于设置压控振荡器；在供电轨线的形状与所述压控振荡器区域的形状不相交时，供电轨线包括第一路供电轨线与第二路供电轨线，其中，每一所述压控振荡器区域的上端中心点到第一路供电轨线的连接线均与第一路供电轨线垂直，每一所述压控振荡器区域的下端中心点到第二路供电轨线的连接线均与第二路供电轨线垂直，其中，在第一路供电轨线及第二路供电轨线的同一端均设置一个与对应供电轨线电连接的供电焊盘；在供电轨线与所述压控振荡器区域的形状相交时，供电轨线的数量与所述压控振荡器区域的数量相等且一一对应，供电焊盘的数量等于所述压控振荡器区域的数量的一半，每一路供电轨线的几何中心点与所述压控振荡器区域的几何中心点重合，其中，每一路供电轨线包括第一部分与第二部分，所述第一部分与所述第二部分的交叉点为供电轨线的几何中心点，每一路供电轨线的第一部分的端点与对应的所述压控振荡器区域的上端中心点及下端中心点电连接，每一路供电轨线的第二部分的端点与对应的供电焊盘电连接；相邻的两个压控振荡器区域与对应的两路供电轨线及对应的供电焊盘形成“H”形结构，在所述压控振荡器区域的数量大于等于4时，各“H”形结构间隔排列。2.根据权利要求1所述的低相噪多核压控振荡器版图结构，其特征在于：所有的压控振荡器区域的上端齐平，及所有的压控振荡器区域的下端齐平。3.根据权利要求1所述的低相噪多...

【专利技术属性】
技术研发人员：郁发新，刘家瑞，
申请(专利权)人：浙江大学，
类型：发明
国别省市：