半导体装置制造方法及图纸

本发明专利技术提供一种半导体装置，其具有：ESD保护电路，具备设置在信号端子和接地线之间的第一N沟道MOS晶体管；及控制电路，与所述信号端子电连接。其中，当高电平的信号被供给至所述信号端子时，所述控制电路将通过对所述信号的高电平电压进行降压而获得的第一电压输出到所述第一N沟道MOS晶体管的栅极，当由ESD引起的浪涌被输入至所述信号端子时，所述控制电路将低于所述第一电压的第二电压输出到所述第一N沟道MOS晶体管的所述栅极。一N沟道MOS晶体管的所述栅极。一N沟道MOS晶体管的所述栅极。

【技术实现步骤摘要】
半导体装置


[0001]本专利技术涉及一种半导体装置(semiconductor device(也称“半导体器件”))。

技术介绍

[0002]已知一种设置在半导体装置中以保护半导体装置的内部电路免受静电放电(ESD：Electro
‑
Static Discharge)的影响的ESD保护电路。例如，ESD保护电路具有配置在外部端子和接地线之间的晶体管、以及响应于被施加至外部端子的ESD事件(event)而提高ESD保护电路的晶体管的栅极电压的控制电路。在这种ESD保护电路中，有时还具有响应于ESD事件而生成控制电压的RC电路(Resistor
‑
Capacitance circuit)。
[0003][引证文件][0004][专利文件][0005][专利文件1]美国专利第11056880号说明书
[0006][专利文件2]美国专利申请公开第2014/0307354号说明书
[0007][专利文件3]美国专利第10535647号说明书

技术实现思路

[0008][要解决的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，具有：ESD保护电路，具有设置在信号端子和接地线之间的第一N沟道MOS晶体管；及控制电路，与所述信号端子电连接，其中，当高电平的信号被供给至所述信号端子时，所述控制电路将通过对所述信号的高电平电压进行降压而获得的第一电压输出到所述第一N沟道MOS晶体管的栅极，当由ESD引起的浪涌被输入至所述信号端子时，所述控制电路将低于所述第一电压的第二电压输出到所述第一N沟道MOS晶体管的所述栅极。2.如权利要求1所述的半导体装置，其中，所述控制电路具有：RC电路，与所述信号端子连接；缓冲器电路，该缓冲器电路的输入与所述RC电路连接，该缓冲器电路的输出端子与所述第一N沟道MOS晶体管的所述栅极电连接；及降压电路，对由所述信号端子接收的电压进行降压，并将降压后的电压供给至所述缓冲器电路的电源端子。3.一种半导体装置，具有：ESD保护电路，具有设置在信号端子和接地线之间的第一N沟道MOS晶体管；及控制电路，与所述信号端子电连接，其中，所述控制电路具有：RC电路，与所述信号端子连接；缓冲器电路，该缓冲器电路的输入与所述RC电路连接，该缓冲器电路的输出端子与所述第一N沟道MOS晶体管的所述栅极电连接；及降压电路，对由所述信号端子接收的电压进行降压，并将降压后的电压供给至所述缓冲器电路...

【专利技术属性】
技术研发人员：小岛正誉，
申请(专利权)人：株式会社索思未来，
类型：发明
国别省市：