包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法技术

本申请涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。一种用于形成包括存储器单元串的存储器阵列的方法包括在衬底上形成包括导体材料的导体层级。在所述导体层级正上方形成个别地包括竖直堆叠的横向间隔开的存储器块区，所述竖直堆叠包括交替的第一层级和第二层级。沟道材料串延伸穿过所述第一层级和所述第二层级。横向跨越所述存储器块区中的个别者在所述导体层级正上方形成空隙空间。所述空隙空间包括暴露的含硅表面。在所述暴露的含硅表面上且从其选择性地沉积导电掺杂硅。所述导电掺杂硅直接电耦合到所述沟道材料串的沟道材料，且直接电耦合到所述导体层级的所述导体材料，且将所述沟道材料串直接电耦合到所述导体层级的所述导体材料。公开了其它实施例，包含独立于方法的结构。法的结构。法的结构。

【技术实现步骤摘要】
包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法


[0001]本文中所公开的实施例涉及包括存储器单元串的存储器阵列和用于形成包括存储器单元串的存储器阵列的方法。

技术介绍

[0002]存储器是一种类型的集成电路系统，且在计算机系统中用于存储数据。存储器可制造于个别存储器单元的一或多个阵列中。可使用数字线(也可被称作位线、数据线或感测线)和存取线(也可被称作字线)对存储器单元进行写入或读取。感测线可沿着阵列的列使存储器单元以导电方式互连，并且存取线可沿着阵列的行使存储器单元以导电方式互连。可通过感测线和存取线的组合对每一存储器单元进行唯一地寻址。
[0003]存储器单元可为易失性、半易失性或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长的时间段。通常将非易失性存储器指定为具有至少约10年保留时间的存储器。易失性存储器会耗散，且因此被刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更少的保留时间。无论如何，存储器单元配置成以至少两个不同的可选择状态保留或存储存储器。在二进制系统中，所述状态被视作“0”或“1”。在其它系统中，至少一些个别存储器单元可配置成存储多于两个级别或状态的信息。
[0004]场效应晶体管是一种可用于存储器单元中的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区间具有半导电沟道区。导电栅极邻近于沟道区且通过薄栅极绝缘体与所述沟道区分开。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一个流动到另一个。当从栅极去除电压时，在很大程度上防止了电流流过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可以可逆方式编程的电荷存储区。
[0005]快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。例如，现代个人计算机可将BIOS存储在快闪存储器芯片上。作为另一实例，计算机和其它装置利用固态硬盘中的快闪存储器来替代常规硬盘驱动器变得越来越常见。作为又一实例，快闪存储器在无线电子装置中风行，因为其使制造商能够在新通信协议变得标准化时支持所述新通信协议，且提供远程升级装置以用于增强特征的能力。
[0006]存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)和存储器平面中，例如，如第2015/0228651号、第2016/0267984号和第2017/0140833号美国专利申请公开中的任一个中所展示和描述。存储器块可至少部分地界定竖直堆叠的存储器单元的个别字线层级中的个别字线的纵向轮廓。与这些字线的连接可在竖直堆叠的存储器单元阵列的端部或边缘处的所谓的“阶梯结构”中发生。阶梯结构包含界定个别字线的接触区的个别“台阶”(替代地被称为“梯级”或“阶梯”)，竖向延伸的导电通孔接触所述接触区以提供对字线的电存取。

技术实现思路

[0007]本公开的一实施例提供一种用于形成包括存储器单元串的存储器阵列的方法，其包括：在衬底上形成包括导体材料的导体层级；在所述导体层级正上方形成个别地包括竖直堆叠的横向间隔开的存储器块区，所述竖直堆叠包括交替的第一层级和第二层级，沟道材料串延伸穿过所述第一层级和所述第二层级；横向跨越所述存储器块区中的个别者在所述导体层级正上方形成空隙空间，所述空隙空间包括暴露的含硅表面；以及在所述暴露的含硅表面上且从其选择性地沉积导电掺杂硅，所述导电掺杂硅直接电耦合到所述沟道材料串的所述沟道材料且直接电耦合到所述导体层级的所述导体材料且将所述沟道材料串直接电耦合到所述导体层级的所述导体材料。
[0008]本公开的另一实施例提供一种用于形成包括存储器单元串的存储器阵列的方法，其包括：在衬底上形成包括导体材料的导体层级；在所述导体层级正上方形成个别地包括竖直堆叠的横向间隔开的存储器块区，所述竖直堆叠包括交替的第一层级和第二层级，沟道材料串延伸穿过所述第一层级和所述第二层级，所述沟道材料串的沟道材料包括晶体硅；横向跨越所述存储器块区中的个别者在所述导体层级正上方形成空隙空间，所述空隙空间包括暴露的侧壁表面，所述暴露的侧壁表面包括所述沟道材料串的所述晶体硅；以及在含硅表面上且从其选择性地沉积导电掺杂硅，所述含硅表面包括所述沟道材料串的所述晶体硅的所述暴露的侧壁表面，所述导电掺杂硅直接电耦合到所述沟道材料串的所述沟道材料且直接电耦合到所述导体层级的所述导体材料且将所述沟道材料串直接电耦合到所述导体层级的所述导体材料。
[0009]本公开的又一实施例提供一种包括存储器单元串的存储器阵列，其包括：在导体层级正上方的个别地包括竖直堆叠的横向间隔开的存储器块，所述竖直堆叠包括交替的绝缘层级和导电层级，存储器单元串包括延伸穿过所述绝缘层级和所述导电层级的沟道材料串，所述沟道材料串的沟道材料包括第一晶体硅；以及将所述第一晶体硅直接电耦合到所述导体层级的导体材料的第二导电掺杂晶体硅，所述第二导电掺杂晶体硅具有下部分，所述下部分具有跨越其晶粒中的个别者的平均最大直线距离，所述平均最大直线距离比跨越所述第一晶体硅中的个别晶粒的平均最大直线距离大至少20％。
[0010]本公开的再一实施例提供一种包括存储器单元串的存储器阵列，其包括：在导体层级正上方的个别地包括竖直堆叠的横向间隔开的存储器块，所述竖直堆叠包括交替的绝缘层级和导电层级，存储器单元串包括延伸穿过所述绝缘层级和所述导电层级的沟道材料串，所述沟道材料串的沟道材料包括第一晶体硅；以及将所述沟道材料串的所述第一晶体硅直接电耦合到所述导体层级的导体材料的第二导电掺杂晶体硅，所述第二导电掺杂晶体硅具有最上部分和最下部分，所述最下部分具有跨越其晶粒中的个别者的平均最大直线距离，所述平均最大直线距离比跨越所述第一晶体硅中的个别晶粒的平均最大直线距离大至少20％，且比跨越所述最上部分的所述个别晶粒的平均最大直线距离大至少20％。
附图说明
[0011]图1
‑
4是根据本专利技术的实施例的将包括存储器单元的竖向延伸串的阵列的构造的部分的图解性横截面图。
[0012]图5
‑
24是根据本专利技术的一些实施例的处理中的图1
‑
4的构造或其部分或替代和/
或额外实施例的图解性依序截面和/或放大视图。
具体实施方式
[0013]本专利技术的实施例涵盖用于形成存储器阵列的方法，所述存储器阵列例如NAND或其它存储器单元的阵列，其在阵列下可具有至少一些外围控制电路系统(例如CMOS阵列下)。本专利技术的实施例涵盖所谓的“后栅极”或“替换栅极”工艺、所谓的“先栅极”工艺，以及不论是现有的还是未来开发的都与何时形成晶体管栅极无关的其它工艺。本专利技术的实施例还涵盖包括包含与制造方法无关的存储器单元串的存储器阵列(例如，NAND架构)的集成电路系统。参考图1
‑
24描述实例方法实施例。
[0014]图1
‑
4展示构造10，其具有其中将形成晶体管和/或存储器单元的竖向延伸串的阵列或阵列区域12。此包含具有导电/导体/传导、半导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：在衬底上形成包括导体材料的导体层级；在所述导体层级正上方形成个别地包括竖直堆叠的横向间隔开的存储器块区，所述竖直堆叠包括交替的第一层级和第二层级，沟道材料串延伸穿过所述第一层级和所述第二层级；横向跨越所述存储器块区中的个别者在所述导体层级正上方形成空隙空间，所述空隙空间包括暴露的含硅表面；以及在所述暴露的含硅表面上且从其选择性地沉积导电掺杂硅，所述导电掺杂硅直接电耦合到所述沟道材料串的所述沟道材料且直接电耦合到所述导体层级的所述导体材料且将所述沟道材料串直接电耦合到所述导体层级的所述导体材料。2.根据权利要求1所述的方法，其中其上且从其选择性地沉积有所述导电掺杂硅的所述含硅表面包括所述沟道材料的硅。3.根据权利要求1所述的方法，其中其上且从其选择性地沉积有所述导电掺杂硅的所述含硅表面包括所述空隙空间的底层。4.根据权利要求3所述的方法，其中所述底层包括所述导体层级的所述导体材料。5.根据权利要求1所述的方法，其中其上且从其选择性地沉积有所述导电掺杂硅的所述含硅表面包括所述空隙空间的顶层。6.根据权利要求1所述的方法，其中其上且从其选择性地沉积有所述导电掺杂硅的所述含硅表面包括所述沟道材料的硅、所述空隙空间的底层以及所述空隙空间的顶层。7.根据权利要求1所述的方法，其中所述第一层级为成品电路系统构造中的导电层级，且所述第二层级为所述成品电路系统构造中的绝缘层级，所述空隙空间处于所述导电层级的最下部中。8.根据权利要求1所述的方法，其中所述选择性地沉积的是外延硅。9.根据权利要求1所述的方法，其中所述选择性地沉积的是多晶硅。10.根据权利要求1所述的方法，其中所述选择性地沉积的是非晶硅，并且所述方法进一步包括使所述非晶硅退火以由此形成多晶硅。11.根据权利要求1所述的方法，其中，所述暴露的含硅表面具有晶体硅，且所述选择性地沉积的导电掺杂硅在成品电路系统构造中为晶体的；并且所述成品电路系统构造中的所述选择性地沉积的导电掺杂硅具有跨越其晶粒中的个别者的平均最大直线距离，所述平均最大直线距离比跨越所述晶体硅中的个别晶粒的平均最大直线距离大至少20％。12.根据权利要求11所述的方法，其中所述成品电路系统构造中跨越所述选择性地沉积的导电掺杂硅中的所述个别晶粒的所述平均最大直线距离比跨越所述晶体硅中的所述个别晶粒的平均最大直线距离大不超过10,000％。13.根据权利要求1所述的方法，其包括在所述横向间隔开的存储器块区之间形成水平伸长的沟槽，所述选择性地沉积的导电掺杂硅不延伸到所述空隙空间上方的所述水平伸长的沟槽中。14.根据权利要求13所述的方法，其中所述选择性地沉积的导电掺杂硅延伸到所述横
向间隔开的存储器块区之间的空间中。15.根据权利要求14所述的方法，其中所述选择性地沉积的导电掺杂硅在所述横向间隔开的存储器块区之间横向地延伸。16.根据权利要求14所述的方法，其中所述选择性地沉积的导电掺杂硅不在所述横向间隔开的存储器块区之间横向地延伸。17.根据权利要求13所述的方法，其中所述选择性地沉积的导电掺杂硅不延伸到所述横向间隔开的存储器块区之间的空间中。18.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：在衬底上形成包括导体材料的导体层级；在所述导体层级正上方形成个别地包括竖直堆叠的横向间隔开的存储器块区，所述竖直堆叠包括交替的第一层级和第二层级，沟道材料串延伸穿过所述第一层级和所述第二层级，所述沟道材料串的沟道材料包括晶体硅；横向跨越所述存储器块区中的个别者在所述导体层级正上方形成空隙空间，所述空隙空间包括暴露的侧壁表面，所述暴露的侧壁表面包括所述沟道材料串的所述晶体硅；以及在含硅表面上且从其选择性地沉积导电掺杂硅，所述含硅表面包括所述沟道材料串的所述晶体硅的所述暴露的侧壁表面，所述导电掺杂硅直接电耦合到所述沟道材料串的所述沟道材料且直接电耦合到所述导体层级的所述导体材料且将所述沟道材料串直接电耦合到所述导体层级的所述导体材料。19.根据权利要求18所述的方法，其中所述选择性地沉积的是外延硅。20.根据权利要求18所述的方法，其中所述选择性地沉积的是多晶硅。21.根据权利要求18所述的方法，其中所述选择性地沉积的是非晶硅，并且所述方法进一步包括使所述非晶硅退火以由此形成多晶硅。22.根据权利要求18所述的方法，其中，所述选择性地沉积的导电掺杂硅在成品电路系统构造中为晶体的；并且所述成品电路系统构造中的所述选择性地沉积的导电掺杂硅具有跨越其晶粒中的个别者的平均最大直线距离，所述平均最大直线距离比跨越所述晶体硅中的个别晶粒的平均最大直线距离大至少20％。23.根据权利要求18所述的方法，其包括在所述横向间隔开的存储器块区之间形成水平伸长的沟槽，所述选择性地沉积的导电掺杂硅不延伸到所述空隙空间上方的所述水平伸长的沟槽中。24.一种包括存储器单元串的存储器阵列，其包括：在导体层级正上方的个别地包括竖直堆叠的横向间隔开的存储器块，所述竖直堆叠包括交替的绝缘层级和导电层级，存储器单元串包括延伸穿过所述绝缘层级和所述导电层级的沟道材料串，所述沟道材料串的沟道材料包括第一晶体硅；以及将所述第一晶体硅直接电耦合到所述导体层级的导体材料的第二导电掺杂晶体硅，所述第二导电掺杂晶体硅具有下部分，所述下部分具有跨越其晶粒中的个别者的平均最大直线距离，所述平均最大直线距离比跨越所述第一晶体硅中的个别晶粒的平均最大直线...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：