一种无芯基板的制作方法技术

本发明专利技术涉及芯片技术领域，具体地说是一种无芯基板的制作方法。其特征在于：包括如下步骤：S1，在基板上镭射开槽，在槽内埋入芯片；S2，填充胶体；S3，打激光镭射孔；S4，填充激光镭射孔，同时利用3D打印打印L1线路层；S5，形成L2铜层；S6，形成L2线路层；S7，形成L3铜层；S8，在L3铜层打孔；S9，形成L3线路层，并连接L1线路层、L2线路层、L3线路层；S10，制作阻焊层和铜面开口；S11，切割。同现有技术相比，在芯片放置在有机高分子树脂的基板上，借助有机树脂的刚性承载，可以避免基板在制作过程中因为板弯翘导致良率受到影响。3D打印技术与传统coreless基板制作技术相结合能缩短基板的制作流程，节约了成本和基板制作时间，能提升制作基板的效率。能提升制作基板的效率。能提升制作基板的效率。

【技术实现步骤摘要】
一种无芯基板的制作方法


[0001]本专利技术涉及芯片
，具体地说是一种无芯基板的制作方法。

技术介绍

[0002]目前集成电路封装技术的键合连接方式：引线键合(WireBonding)、倒装键合(FlipChipBonding)和载带键合(TAB—TapeAutomaticBonding)。其中，引线键合与载带键合方式的成本高，工艺流程相对简单，适用于引脚比较少的封装方式；倒装键合的工艺流程相对复杂，且对Pad上的锡球大小&体积&形状&粘结性等要求十分严格，另外焊球和焊盘的对位精度也要求越来越高，难度增大。
[0003]常规Coreless基板的生产工艺是在承载板的两面涂覆临时键合胶，再利用压合技术逐层叠加电解铜箔和介质层，压合完成后再使用蚀刻技术制作金属线路，按照正常coreless基板生产工艺，在承载板的双面制造完多层电路后，使用机械工具将正反相同线路图案的两块多层coreless板从承载板表面拆分开，得到包括超薄铜箔层、两层或多层线路层在内的超薄基板。最后对拆分下来的超薄基板做后续的蚀刻、阻焊及表面处理等加工工艺处理，最终得到无芯基板的成品。
[0004]但是现行工艺生产过程中，Coreless基板生产工艺存在以下缺点：1.Coreless基板生产工艺复杂，流程较长，制作成本较高；2.分离后的Coreless基板结构是无芯支撑的超薄板，强度不足容易变形弯翘，在生产过程中存在不便，各站容易发生板折痕板破损问题，影响良率；3.现有技术虽然在某种程度上规避了线体加工coreless薄板生产能力不足的风险，但仍存在浪费材料的问题；4.Coreless基板现阶段使用化学电镀填孔，电镀过程中可能会有电镀药水污染和渗透，进而导致基板信赖度变差。

技术实现思路

[0005]本专利技术为克服现有技术的不足，提供一种无芯基板的制作方法，将3D打印技术和传统coreless基板生产工艺相结合，能缩短薄基板生产流程，降低成本。
[0006]为实现上述目的，设计一种无芯基板的制作方法，其特征在于：包括如下步骤：S1，在基板上镭射开槽，在槽内埋入芯片，芯片的金属层及导通pad朝上；S2，在芯片周围填充固定芯片的胶体；S3，在芯片上压合介质层，并在芯片pad位置对应的介质层上打激光镭射孔，形成pad开口；S4，使用锡膏填充激光镭射孔，与芯片pad连通通路，同时利用3D打印在介质层上打印L1线路层；S5，在介质层两面涂覆临时键合胶层，并在临时键合胶层一侧叠加薄铜箔进行压合，形成L2铜层；S6，在L2铜层上做压膜、曝光、显影、电镀、退膜、蚀刻出线路图案，形成L2线路层；S7，在L2线路层的线路图案上涂覆临时键合胶层，并叠介质层和铜箔，形成L3铜
层；S8，在L3铜层做镭射打孔，孔底落在L1线路层表面；S9，在L3层铜层压膜、化学电镀、退膜、蚀刻，形成L3线路层，并利用MASP工艺镀铜填充步骤S8的镭射孔，连接L1线路层、L2线路层、L3线路层，形成通路；S10，在L3线路层一侧通过单面压阻焊膜，制作阻焊层和铜面开口；S11，切割，形成单颗封装好的封装体。
[0007]所述的步骤S3至步骤S11替换为如下步骤：S
‑
3，在芯片上压合介质层；S
‑
4，通过3D打印技术在介质层上打印L1线路层；S
‑
5，在介质层两面涂覆临时键合胶层，并在临时键合胶层一侧叠加薄铜箔进行压合，形成L2铜层；S
‑
6，在L2铜层上做压膜、曝光、显影、电镀、退膜、蚀刻出线路图案，形成L2线路层；S
‑
7，在L2线路层的线路图案上涂覆临时键合胶层，并叠介质层和铜箔，形成L3铜层；S
‑
8，在L3铜层做镭射打孔，孔一的孔底落在L1线路层表面，孔二的孔底落在芯片pad表面；S
‑
9，孔一内利用3D打印工艺打印铜柱，连接L1线路层与 L2线路层，孔二内利用3D打印工艺打印铜柱，连接L1线路层与芯片pad；S
‑
10，孔二内利用3D打印工艺，打印高分子材料填充孔二；S
‑
11，在L3铜层上3D打印L3线路层，并通过3D打印工艺填孔使L1线路层、L2线路层、L3线路层的线路导通，最后蚀刻线路间多余的铜；S
‑
12，在L3线路层一侧通过单面压阻焊膜，制作阻焊层和铜面开口；S
‑
13，切割，形成单颗封装好的封装体。
[0008]所述的3D打印工艺具体如下：采用CuO粉末为原料，利用电解水设备产生的H2与CuO反应生产出Cu粉颗粒，Cu粉颗粒通过离子风扇、研磨工具形成微纳米级的Cu粉颗粒，再设置3D打印设备的温度为300~1500℃、压力10~50MPa，将Cu粉颗粒打印成型。
[0009]微纳米级的Cu粉颗粒的粒径为5~35um。
[0010]所述的 CuO颗粒通过Ar气的正压吹送传送到3D打印设备的熔融腔体，使得产生的Cu粉颗粒在高压高温的激光条件下变成半固态，进而完成线路打印成型。
[0011]所述的CuO粉末中设有粘剂。
[0012]所述的粘剂选用J
‑
2012型环氧树脂粘接剂与无机填料的混合物，粘剂的热膨胀系数CTE为10~20ppm/K。
[0013]所述的无机填料选用BaSO4。
[0014]本专利技术同现有技术相比，具有以下有益效果：1. 在芯片放置在有机高分子树脂的基板上，借助有机树脂的刚性承载，可以避免基板在制作过程中因为板弯翘导致良率受到影响。
[0015]2.无芯基板的内层使用3D打印技术，可以制作相对较宽（几十微米）的线宽，L1线路层使用3D打印技术，可以避免芯片受到药水的渗透和污染问题。
[0016]3. 3D打印技术与传统coreless基板制作技术相结合能缩短基板的制作流程，节
约了成本和基板制作时间，能提升制作基板的效率。
附图说明
[0017]图1为本专利技术实施例一的流程图。
[0018]图2为本专利技术实施例一步骤S1的示意图。
[0019]图3为本专利技术实施例一步骤S2的示意图。
[0020]图4为本专利技术实施例一步骤S3的示意图。
[0021]图5为本专利技术实施例一步骤S4的示意图。
[0022]图6为本专利技术实施例一步骤S5的示意图。
[0023]图7为本专利技术实施例一步骤S6的示意图。
[0024]图8为本专利技术实施例一步骤S7的示意图。
[0025]图9为本专利技术实施例一步骤S8的示意图。
[0026]图10为本专利技术实施例一步骤S9的示意图。
[0027]图11为本专利技术实施例一步骤S10的示意图。
[0028]图12为本专利技术实施例一步骤S11的示意图。
[0029]图13为本专利技术实施例二的流程图。
[0030]图14为本专利技术实施例一步骤S1的示意图。
[0031]图15为本专利技术实施本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种无芯基板的制作方法，其特征在于：包括如下步骤：S1，在基板（1）上镭射开槽，在槽内埋入芯片（2），芯片（2）的金属层及导通pad（21）朝上；S2，在芯片（2）周围填充固定芯片（2）的胶体（3）；S3，在芯片（2）上压合介质层（4），并在芯片pad（21）位置对应的介质层（4）上打激光镭射孔，形成pad开口；S4，使用锡膏（51）填充激光镭射孔，与芯片pad（21）连通通路，同时利用3D打印在介质层（4）上打印L1线路层（5）；S5，在介质层（4）两面涂覆临时键合胶层，并在临时键合胶层一侧叠加薄铜箔进行压合，形成L2铜层（61）；S6，在L2铜层（61）上做压膜、曝光、显影、电镀、退膜、蚀刻出线路图案，形成L2线路层（62）；S7，在L2线路层（62）的线路图案上涂覆临时键合胶层，并叠介质层（4）和铜箔，形成L3铜层（71）；S8，在L3铜层（71）做镭射打孔，孔底落在L1线路层（5）表面；S9，在L3层铜层压膜、化学电镀、退膜、蚀刻，形成L3线路层（72），并利用MASP工艺镀铜填充步骤S8的镭射孔，连接L1线路层（5）、L2线路层（62）、L3线路层（72），形成通路；S10，在L3线路层（72）一侧通过单面压阻焊膜，制作阻焊层（8）和铜面开口；S11，切割，形成单颗封装好的封装体。2.根据权利要求1所述的一种无芯基板的制作方法，其特征在于：所述的步骤S3至步骤S11替换为如下步骤：S
‑
3，在芯片（2）上压合介质层（4）；S
‑
4，通过3D打印技术在介质层（4）上打印L1线路层（5）；S
‑
5，在介质层（4）两面涂覆临时键合胶层，并在临时键合胶层一侧叠加薄铜箔进行压合，形成L2铜层（61）；S
‑
6，在L2铜层（61）上做压膜、曝光、显影、电镀、退膜、蚀刻出线路图案，形成L2线路层（62）；S
‑
7，在L2线路层（62）的线路图案上涂覆临时键合胶层，并叠介质层（4）和铜箔，形成L3铜层（71）；S
‑
8，在L3铜层（71）做镭射...

【专利技术属性】
技术研发人员：肖俊，李太龙，邵滋人，付永朝，
申请(专利权)人：紫光宏茂微电子上海有限公司，
类型：发明
国别省市：