一种基于DICE和Miller-C结构的抗辐射采样器电路结构制造技术

本发明专利技术公开了一种基于DICE和Miller

【技术实现步骤摘要】
一种基于DICE和Miller
‑
C结构的抗辐射采样器电路结构


[0001]本专利技术属于集成电路设计领域，具体涉及一种基于DICE和Miller
‑
C结构的抗辐射采样器电路结构。

技术介绍

[0002]采样器电路对差分模拟信号进行采样，获得对应的数字信号，可以被理解为一个模数转换电路，在集成电路中具有广泛的应用。
[0003]传统的采样器电路结构，如图1所示，其主要完成对模拟差分信号Vinp和Vinn的采样。电路的工作过程可以为3个阶段：预充、求值和保持。当采样器电路在空间辐射环境中应用时，由于空间辐射环境中存在大量的高能带电粒子，因此采样器不可避免地会受到带电粒子轰击，当带电粒子轰击到采样器中的敏感节点时，产生的单粒子瞬态脉冲可能会破坏预充阶段电路的平衡状态、干扰求值阶段的准确采样，扰动保持阶段的存储数据甚至破坏保持阶段的储存数据，最终会导致传统采样器逻辑状态错误，威胁空间设备正常运行。针对传统采样器抗辐射能力弱的问题，现有的采样器加固结构如图2所示，在Q和QN节点之间增加了一个PMOS晶体管M1本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于DICE和Miller
‑
C结构的抗辐射采样器电路结构，其特征在于，包括DICE模块与Miller
‑
C模块；所述DICE模块用于通过相邻节点之间的冗余数据，将被单粒子轰击的存储节点的存储数据恢复；所述Miller
‑
C模块用于冗余合并以及缓冲输出存储节点中的存储数据。2.根据权利要求1所述的一种基于DICE和Miller
‑
C结构的抗辐射采样器电路结构，其特征在于，所述DICE模块包括至少4个存储节点；每个存储节点连接有第一PMOS管和第二PMOS管；每个存储节点的第二PMOS管的栅极与其下一个存储节点相连；所有第一PMOS管和第二PMOS管的源极均与电源相连，第一PMOS管的栅极与时钟信号相连；每个存储节点依次连接有第一NMOS管和第二NMOS管；每个存储节点的第一NMOS管的栅极与其上一个存储节点相连；所有第二NMOS管的源极并联至接地NMOS管上；相隔的存储节点的第二NMOS管的栅极连接相同的差分输入信号。3.根据权利要求2所述的一种基于DICE和Miller
‑
C结构的抗辐射采样器电路结构，其特征在于，每个存储节点与其对应的第一PMOS管的漏极相连，与其对应的第二PMOS管的漏极相连；所有第一PMOS管和第二PMOS管的源极均与电源相连；每个存储节点与其对应的第一NMOS管的漏极相连，所有第一NMOS管的源极与其对应的第二NMOS管的漏极相连；所有第二NMOS管的源极并联至接地NMOS管上。4.根据权利要求3所述的一种基于DICE和Miller
‑
C结构的抗辐射采样器电路结构，其特征在于，接地NMOS管的漏极与所有第二NMOS管的源极相连，栅极连接有时钟信号，源极接地。5.根据权利要求2所述的一种基于DICE和Miller
‑
C结构的抗辐射采样器电路结构，其特征在于，所述Miller
‑
C模块包括Q输出电路和QN输出电路；DICE模块中包括第一存储节点、第二存储节点、第三存储节点和第四存储节点，第一存储节点与第三存储节点组合产生第一差分输出信号；第二存储节点与第四存储节点组合产生第二差分输出信号；所述Q输出...

【专利技术属性】
技术研发人员：高利军，王斌，杨博，岳红菊，李海松，杨靓，卢红利，赵雁鹏，李婷，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：