一种高速采样器电路、一种高速采样器及采样方法技术

本发明专利技术公开一种高速采样器电路、一种高速采样器及采样方法，该抗辐射加固高速采样器电路，包括PMOS管M1，PMOS管M2，PMOS管M3，PMOS管M6，PMOS管M11，PMOS管M9，NMOS管M4，NMOS管M7，NMOS管M5，NMOS管M8，NMOS管M10，电流源Is1以及电流源Is2；该高速采样器电路设计有两个等效的电流源Is，用来补偿粒子辐照引起的节点Vout1和Vout2的扰动，电流源Is的设置增大了电路结构的抗单粒子翻转的临界电荷，增加了该结构在采样过程中的抗辐射性能。构在采样过程中的抗辐射性能。构在采样过程中的抗辐射性能。

【技术实现步骤摘要】
一种高速采样器电路、一种高速采样器及采样方法


[0001]本专利技术属于集成电路设计
，涉及一种高速采样器电路、一种高速采样器及采样方法。

技术介绍

[0002]高速采样器作为时钟数据恢复的核心电路，用来对已均衡的差分模拟信号进行采样，得到正确的数字信号。可以理解为一个模数转换电路，在可以接收模拟差分信号的接收器/比较器或者可以接收单端信号的接收器/比较器中广泛应用。评价采样电路性能的指标主要有采样敏感度和充放电速度。采样敏感度是指采样器能够正确采出数据的最小输入差模值，充放电速度指采样器工作时，信号高低电平转换所需要的时间。采样器决定着均衡后的数据是否能被正确识别。传统的采样器电路结构如图1所示，其主要完成对差分数据Vin1和Vin2的采样。电路工作主要分为2个阶段：预充和采样。在图1中，采样器处于预充阶段时，CK为低电平，M1、M2和M9导通，M10关断，将Vout1和Vout2预充到Vdd，差分输出均为高电平。在采样阶段，CK从低电平跳变到高电平，M1、M2和M9关断，M10导通。在采样的初始阶段，由于Vout1和Vout2为高电平本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种抗辐射加固高速采样器电路，其特征在于，包括PMOS管M1，PMOS管M2，PMOS管M3，PMOS管M6，PMOS管M11，PMOS管M9，NMOS管M4，NMOS管M7，NMOS管M5，NMOS管M8，NMOS管M10，电流源Is1以及电流源Is2；所述PMOS管M1，PMOS管M3，PMOS管M2以及PMOS管M6的源极接电源电压VDD；所述PMOS管M1以及PMOS管M3的漏极接差分输出Vout1，所述PMOS管M2以及PMOS管M6的漏极接差分输出Vout2；所述PMOS管M1以及PMOS管M2的栅极接时钟信号CK；所述NMOS管M4的漏极接差分输出Vout1，栅极接PMOS管M3的栅极，源极接NMOS管M5的漏极；所述NMOS管M7的漏极接差分输出Vout2，栅极接PMOS管M6的栅极，源极接NMOS管M8的漏极；所述NMOS管M5的栅极接差分输入Vin1，所述NMOS管M8的栅极接差分输入Vin2，所述NMOS管M5与M8源极均接NMOS管M10的漏极；所述NMOS管M10的源极接地，栅极接时钟信号CK；所述PMOS管M11的源极接PMOS管M3以及NMOS管M4的栅极，栅极接时钟信号CK，漏极接PMOS管M6以及NMOS管M7的栅极；所述PMOS管M9的源极接NMOS管M4的源极以及NMOS管M5的漏极，栅极接时钟信号CK，漏极接NMOS管M7的源极以及NMOS管M8的漏极；所述电流源Is1以及电流源Is2的一端均接电源电压VDD，电流源Is1的另一端接差分输出Vout1，电流源Is2的另一端接差分输出Vout2。2.根据权利要求1所述的一种抗辐射加固高速采样器电路，其特征在于，所述电流源Is1与电流源Is2均为二极管，所述两个二极管的正极均接电源电压VDD，负极分别接差分输出Vout1以及差分输出Vout2。3.根据权利要...

【专利技术属性】
技术研发人员：王斌，高利军，杨博，岳红菊，李海松，李婷，杨靓，
申请(专利权)人：西安微电子技术研究所，
类型：发明
国别省市：