本发明专利技术公开了一种阵列基板、显示面板和显示装置，阵列基板包括：衬底基板和位于衬底基板之上的多个像素单元。各像素单元包括薄膜晶体管和像素电极；像素电极位于薄膜晶体管背离衬底基板的一侧；像素电极与薄膜晶体管之间设置有钝化绝缘层，像素电极与薄膜晶体管的漏电极通过贯穿钝化绝缘层的过孔电连接。阵列基板还包括公共电极线，位于漏电极背离像素电极的一侧；公共电极线与像素电极重叠的部分形成存储电容；过孔在衬底基板上的正投影与公共电极线在衬底基板上的正投影不重叠，可以避免漏电极与公共电极线短路，降低点线不良发生的概率。率。率。
【技术实现步骤摘要】
一种阵列基板、显示面板和显示装置
[0001]本专利技术涉及显示
，尤其涉及一种阵列基板、显示面板和显示装置。
技术介绍
[0002]液晶显示(Liquid Crystal Display，简称LCD)面板包括相对设置的阵列基板、彩膜基板和位于阵列基板与彩膜基板之间的液晶层。阵列基板包括薄膜晶体管和位于薄膜晶体管上方的像素电极；薄膜晶体管包括栅极、源电极、漏电极和有源层，其中漏电极与像素电极之间通过钝化绝缘层分隔，并且漏电极与像素电极通过钝化绝缘层中的过孔连接。在进行图像显示时，通过漏极向像素电极输入图像信号电压，从而在阵列基板和彩膜基板之间形成使液晶层中的液晶分子偏转的电场，显示图像。
[0003]在图像显示过程中，为了使像素电极在一帧的周期中保持图像信号电压，需要在阵列基板中形成存储电容(Storage Capacitor，简称CS)以维持像素电极的图像信号电压。目前存在基于公共电极线与像素电极形成存储电容的方案，在一些方案中，为提高存储电容，将公共电极线设置于漏电极背离像素电极的一侧，且漏电极在阵列基板上的正投影位于公共电极线在阵列基板上的正投影之内，点线不良的问题发生率较高。
技术实现思路
[0004]本专利技术提供一种阵列基板、显示面板和显示装置，用以降低点线不良的发生概率。
[0005]本专利技术的第一方面，提供一种阵列基板，包括：
[0006]衬底基板；
[0007]多个像素单元，位于衬底基板之上；各像素单元包括薄膜晶体管和像素电极；像素电极位于薄膜晶体管背离衬底基板的一侧；像素电极与薄膜晶体管之间设置有钝化绝缘层，像素电极与薄膜晶体管的漏电极通过贯穿钝化绝缘层的过孔电连接；
[0008]公共电极线，位于漏电极背离像素电极的一侧；公共电极线与像素电极重叠的部分形成存储电容；过孔在衬底基板上的正投影与公共电极线在衬底基板上的正投影不重叠。
[0009]本专利技术提供的阵列基板中，漏电极在衬底基板上的正投影与公共电极线在阵列基板上的正投影不重叠。
[0010]本专利技术提供的阵列基板中，还包括横纵交叉的数据线和栅线；栅线与栅极连接，数据线与源电极连接；
[0011]栅线和数据线围设成多个阵列排列的像素区域，像素电极位于各像素区域之内；
[0012]公共电极线位于各像素区域内，且沿平行于像素电极四周的方向延伸；公共电极线在衬底基板上的正投影与像素电极在衬底基板上的正投影至少部分重合。
[0013]本专利技术提供的阵列基板中，数据线在衬底基板上的正投影与公共电极线在衬底基板上的正投影不重叠，且栅线在衬底基板上的正投影与公共电极线在衬底基板上的正投影不重叠。
[0014]本专利技术提供的阵列基板中，公共电极线包括沿平行于数据线的方向延伸的第一部分；第一部分的宽度大于数据线的宽度。
[0015]本专利技术提供的阵列基板中，第一部分的宽度为5.0μm～5.5μm；数据线的宽度为4.50μm～5.0μm；像素电极在衬底基板上的正投影与第一部分在衬底基板上的正投影的重叠区域的宽度为3.25μm～3.75μm。
[0016]本专利技术提供的阵列基板中，位于数据线两侧的公共电极线通过连接线电连接。
[0017]本专利技术提供的阵列基板中，过孔在衬底基板上的正投影与公共电极线在衬底基板上的正投影之间的间距大于5μm。
[0018]本专利技术提供的阵列基板中，公共电极线与栅极同层设置，且与栅极相互间隔。
[0019]本专利技术的第二方面，还提供一种显示面板，包括上述任一项的阵列基板、对向基板以及位于阵列基板与对向基板之间的液晶层；对向基板还包括公共电极层，用于与像素电极形成偏转电场。
[0020]本专利技术的第三方面，还提供一种显示装置，包括上述任一项的显示面板。
[0021]本专利技术有益效果如下：
[0022]本专利技术提供一种阵列基板、显示面板和显示装置，其中阵列基板包括衬底基板和位于衬底基板之上的多个像素单元。各像素单元包括薄膜晶体管和像素电极；像素电极位于薄膜晶体管背离衬底基板的一侧；像素电极与薄膜晶体管之间设置有钝化绝缘层，像素电极与薄膜晶体管的漏电极通过贯穿钝化绝缘层的过孔电连接。阵列基板还包括公共电极线，位于漏电极背离像素电极的一侧；公共电极线与像素电极重叠的部分形成存储电容；过孔在衬底基板上的正投影与公共电极线在衬底基板上的正投影不重叠，可以避漏电极与公共电极线短路，降低点线不良发生的概率。
附图说明
[0023]为了更清楚地说明本专利技术实施例的技术方案，下面将对本专利技术实施例中所需要使用的附图作简单地介绍，显而易见地，下面所介绍的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0024]图1为相关技术中阵列基板的俯视图；
[0025]图2为相关技术中阵列基板的剖面图；
[0026]图3为本专利技术实施例提供的阵列基板的俯视图之一；
[0027]图4为本专利技术实施例提供的阵列基板的剖面图之一；
[0028]图5为本专利技术实施例提供的阵列基板的剖面图之二；
[0029]图6为本专利技术实施例提供的阵列基板的俯视图之二；
[0030]图7为本专利技术实施例提供的阵列基板的剖面图之三；
[0031]图8为本专利技术实施例提供的阵列基板的局部示意图；
[0032]图9为本专利技术实施例提供的局部放大图；
[0033]图10为本专利技术实施例提供的信号串扰模拟图；
[0034]图11为本专利技术实施例提供的阵列基板的剖面图之三；
[0035]图12为本专利技术实施例提供的显示装置的截面结构示意图。
[0036]其中，1
‑
衬底基板，2
‑
栅线，21
‑
栅极，3
‑
数据线，31
‑
源电极，32
‑
漏电极，K
‑
开口，4
‑
有源层，5
‑
公共电极线，51
‑
第一部分，52
‑
第二部分，6
‑
像素电极，7
‑
钝化绝缘层，T
‑
薄膜晶体管，S
‑
像素区域，H
‑
过孔，100
‑
显示面板，110
‑
阵列基板，120
‑
对向基板，130
‑
液晶层，200
‑
背光模组。
具体实施方式
[0037]为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面将结合附图和实施例对本专利技术做进一步说明。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本专利技术更全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的结构，因而将省略对它本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种阵列基板，其特征在于，包括：衬底基板；多个像素单元，位于所述衬底基板之上；各所述像素单元包括薄膜晶体管和像素电极；所述像素电极位于薄膜晶体管背离所述衬底基板的一侧；所述像素电极与所述薄膜晶体管之间设置有钝化绝缘层，所述像素电极与所述薄膜晶体管的漏电极通过贯穿所述钝化绝缘层的过孔电连接；公共电极线，位于所述漏电极背离所述像素电极的一侧；所述公共电极线与所述像素电极重叠的部分形成存储电容；所述过孔在所述衬底基板上的正投影与所述公共电极线在所述衬底基板上的正投影不重叠。2.如权利要求1所述的阵列基板，其特征在于，所述漏电极在所述衬底基板上的正投影与所述公共电极线在所述阵列基板上的正投影不重叠。3.如权利要求2所述的阵列基板，其特征在于，还包括横纵交叉的数据线和栅线；所述栅线与所述栅极连接，所述数据线与所述源电极连接；所述栅线和所述数据线围设成多个阵列排列的像素区域，所述像素电极位于各所述像素区域之内；所述公共电极线位于各所述像素区域内，且沿平行于所述像素电极四周的方向延伸；所述公共电极线在所述衬底基板上的正投影与所述像素电极在所述衬底基板上的正投影至少部分重合。4.如权利要求3所述的阵列基板，其特征在于，所述数据线在所述衬底基板上的正投影与所述公共电极线在所述衬底基板上的正投影不...
【专利技术属性】
技术研发人员：郭赞武，张勇，杨智超，邓祁，王德生，乜玲芳，张秋阳，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。