本申请属于显示面板技术领域，提出一种GOA驱动电路、显示面板和显示装置，其中，GOA驱动电路包括多个级联的GOA单元，每一GOA单元包括触发电路、反相器电路、上拉电路和下拉电路，反相器电路包括第一薄膜晶体管和第二薄膜晶体管，当第一时钟信号为高电平时，触发电路和第一薄膜晶体管导通，当触发电路输出高电平时，第二薄膜晶体管的两端电压均为高电平，第二薄膜晶体管的贯穿电流小，以及当第一时钟信号为低电平时，第一薄膜晶体管关断，第二薄膜晶体管同样无法形成贯穿电流，提高GOA单元的工作可靠性，进而提高显示面板的显示可靠性。进而提高显示面板的显示可靠性。进而提高显示面板的显示可靠性。
【技术实现步骤摘要】
GOA驱动电路、显示面板和显示装置
[0001]本申请属于显示面板
，尤其涉及一种GOA驱动电路、显示面板和显示装置。
技术介绍
[0002]GOA(Gate Driver on Array，阵列基板行驱动)技术是将GOA驱动电路中的TFT(Thin Film Transistor，薄膜场效应晶体管)集成于阵列基板上，从而省掉原先设置在阵列基板外的栅极驱动集成电路部分，从材料成本和工艺步骤两个方面来降低产品的成本。
[0003]GOA驱动电路通常包括多个级联的GOA单元，常用的GOA单元如图1所示，通常包括反相模块、复位模块、触发模块和输出模块，反相模块用于实现上拉控制信号PU至下拉控制信号PD的反相转换，但是， 反相模块中，当PU置高时，T6打开将PD节点拉低，此时T5处于开启状态，会造成Vgh与Vgl之间的贯穿电流，导致GOA单元异常，进而导致显示面板的显示异常。
技术实现思路
[0004]本申请的目的在于提供一种GOA驱动电路，旨在解决传统的GOA单元中的反相模块存在贯穿电流问题引起显示面板显示异常的问题。
[0005]本申请实施例的第一方面提出了一种GOA驱动电路，包括多个级联的GOA单元，每一GOA单元包括：触发电路，所述触发电路的输入端用于输入起始信号或者上一级GOA单元的输出信号，所述触发电路的控制端用于输入第一时钟信号，所述触发电路，受所述第一时钟信号的高电平信号触发导通并输出所述起始信号或者所述输出信号，以及受所述第一时钟信号的低电平信号触发关断；上拉电路，所述上拉电路的输入端用于输入第二时钟信号，所述上拉电路的输出端构成所述GOA单元的信号输出端，所述上拉电路的控制端与所述触发电路的输出端连接，所述上拉电路，受所述起始信号或者所述输出信号触发导通并输出所述第二时钟信号；反相器电路，包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的第一端与正电源端连接，所述第一薄膜晶体管的控制端和所述第二薄膜晶体管的第二端用于输入所述第一时钟信号，所述第一薄膜晶体管的第二端和所述第二薄膜晶体管的第一端构成所述反相器电路的输出端，所述第二薄膜晶体管的控制端与所述触发电路的输出端连接，所述第一薄膜晶体管和所述第二薄膜晶体管受高电平信号触发导通以及受低电平信号触发关断；下拉电路，所述下拉电路的输入端用于输入第一行关闭信号，所述下拉电路的输出端与所述上拉电路的输出端共接，所述下拉电路的控制端与所述反相器电路的输出端连接，所述下拉电路，受高电平信号触发导通。
[0006]可选地，所述触发电路包括第三薄膜晶体管和第四薄膜晶体管；
所述第三薄膜晶体管的第一端构成所述触发电路的输入端，所述第三薄膜晶体管的第二端和所述第四薄膜晶体管的第一端连接，所述第四薄膜晶体管的第二端构成所述触发电路的输出端，所述第三薄膜晶体管的控制端和所述第四薄膜晶体管的控制端共接构成所述触发电路的控制端。
[0007]可选地，所述GOA驱动电路还包括：复位电路，与所述触发电路的输出端连接，受复位控制信号触发复位所述GOA单元的各电路；所述复位电路包括第五薄膜晶体管和第六薄膜晶体管；所述第五薄膜晶体管的第一端用于输入第二行关闭信号，所述第五薄膜晶体管的第二端和所述第六薄膜晶体管的第一端共接，所述第六薄膜晶体管的第二端构成所述复位电路的输出端，所述第五薄膜晶体管的控制端和所述第六薄膜晶体管的控制端共接并输入复位控制信号。
[0008]可选地，所述GOA驱动电路还包括：级传电路，所述级传电路的输入端用于输入与所述第一时钟信号反相的第三时钟信号，所述级传电路的输出端与下一级所述GOA单元的触发电路的输入端连接，所述级传电路，受所述起始信号或者所述输出信号触发导通并输出所述第三时钟信号；自举电容，所述自举电容并联于所述级传电路的输出端和控制端之间。
[0009]可选地，所述级传电路包括第七薄膜晶体管、第八薄膜晶体管和第九薄膜晶体管；所述第七薄膜晶体管的第一端和所述第九薄膜晶体管的第一端共接构成所述级传电路的输入端，所述第七薄膜晶体管的第二端、所述第八薄膜晶体管的第一端、所述第九薄膜晶体管的控制端和所述自举电容的第一端共接构成所述级传电路的输出端，所述第七薄膜晶体管的控制端、所述自举电容的第二端和所述触发电路的输出端连接，所述第八薄膜晶体管的控制端与所述反相器电路的输出端连接，所述第八薄膜晶体管的第二端用于输入所述第一行关闭信号。
[0010]可选地，所述上拉电路包括第十薄膜晶体管，所述第十薄膜晶体管的第一端、第二端和控制端分别构成所述上拉电路的输入端、输出端和控制端；所述下拉电路包括第十一薄膜晶体管，所述第十一薄膜晶体管的第一端、第二端和控制端分别构成所述下拉电路的输入端、输出端和控制端。
[0011]可选地，所述下拉电路还包括第十二薄膜晶体管、第十三薄膜晶体管和耦合电容；所述耦合电容的第一端用于输入所述第三时钟信号，所述耦合电容的第二端、所述第十二薄膜晶体管的控制端和所述第十三薄膜晶体管的第一端共接，所述第十二薄膜晶体管的第一端和第二端并接于所述第十一薄膜晶体管的第一端和第二端，所述第十三薄膜晶体管的控制端与所述级传电路的输出端连接，所述第十三薄膜晶体管的第二端用于输入第二行关闭信号。
[0012]可选地，所述级传电路还包括第十四薄膜晶体管和第十五薄膜晶体管；所述第十四薄膜晶体管的控制端与所述耦合电容的第二端连接，所述第十四薄膜晶体管的第一端和第二端并接于所述第八薄膜晶体管的第一端和第二端，所述第十五薄膜晶体管的第一端与所述反相器电路的输出端连接，所述第十五薄膜晶体管的第二端用于输入所述第二行关闭信号，所述第十五薄膜晶体管的控制端用于输入所述第三时钟信号。
[0013]本申请实施例的第二方面提出了一种显示面板，包括阵列基板和如上所述的GOA驱动电路，所述GOA驱动电路设置于所述阵列基板的一侧或者两侧。
[0014]本申请实施例的第三方面提出了一种显示装置，包括背光模组、驱动电路板和如上所述的显示面板，所述背光模组和所述显示面板相对设置，所述驱动电路板与所述显示面板电性连接。
[0015]本申请实施例的第一方面提供一种GOA驱动电路，包括多个级联的GOA单元，每一GOA单元包括触发电路、反相器电路、上拉电路和下拉电路，反相器电路包括第一薄膜晶体管和第二薄膜晶体管，当第一时钟信号为高电平时，触发电路和第一薄膜晶体管导通，当触发电路输出高电平时，第二薄膜晶体管的两端电压均为高电平，第二薄膜晶体管的贯穿电流小，以及当第一时钟信号为低电平时，第一薄膜晶体管关断，第二薄膜晶体管同样无法形成贯穿电流，提高GOA单元的工作可靠性，进而提高显示面板的显示可靠性。
[0016]可以理解的是，上述第二方面和第三方面的有益效果可以参见上述第一方面中的相关描述，在此不再赘述。
附图说明
[0017]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种GOA驱动电路，其特征在于，包括多个级联的GOA单元，每一GOA单元包括：触发电路，所述触发电路的输入端用于输入起始信号或者上一级GOA单元的输出信号，所述触发电路的控制端用于输入第一时钟信号，所述触发电路，受所述第一时钟信号的高电平信号触发导通并输出所述起始信号或者所述输出信号，以及受所述第一时钟信号的低电平信号触发关断；上拉电路，所述上拉电路的输入端用于输入第二时钟信号，所述上拉电路的输出端构成所述GOA单元的信号输出端，所述上拉电路的控制端与所述触发电路的输出端连接，所述上拉电路，受所述起始信号或者所述输出信号触发导通并输出所述第二时钟信号；反相器电路，包括第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管的第一端与正电源端连接，所述第一薄膜晶体管的控制端和所述第二薄膜晶体管的第二端用于输入所述第一时钟信号，所述第一薄膜晶体管的第二端和所述第二薄膜晶体管的第一端构成所述反相器电路的输出端，所述第二薄膜晶体管的控制端与所述触发电路的输出端连接，所述第一薄膜晶体管和所述第二薄膜晶体管受高电平信号触发导通以及受低电平信号触发关断；下拉电路，所述下拉电路的输入端用于输入第一行关闭信号，所述下拉电路的输出端与所述上拉电路的输出端共接，所述下拉电路的控制端与所述反相器电路的输出端连接，所述下拉电路，受高电平信号触发导通。2.如权利要求1所述的GOA驱动电路，其特征在于，所述触发电路包括第三薄膜晶体管和第四薄膜晶体管；所述第三薄膜晶体管的第一端构成所述触发电路的输入端，所述第三薄膜晶体管的第二端和所述第四薄膜晶体管的第一端连接，所述第四薄膜晶体管的第二端构成所述触发电路的输出端，所述第三薄膜晶体管的控制端和所述第四薄膜晶体管的控制端共接构成所述触发电路的控制端。3.如权利要求2所述的GOA驱动电路，其特征在于，所述GOA驱动电路还包括：复位电路，与所述触发电路的输出端连接，受复位控制信号触发复位所述GOA单元的各电路；所述复位电路包括第五薄膜晶体管和第六薄膜晶体管；所述第五薄膜晶体管的第一端用于输入第二行关闭信号，所述第五薄膜晶体管的第二端和所述第六薄膜晶体管的第一端共接，所述第六薄膜晶体管的第二端构成所述复位电路的输出端，所述第五薄膜晶体管的控制端和所述第六薄膜晶体管的控制端共接并输入复位控制信号。4.如权利要求3所述的GOA驱动电路，其特征在于，所述GOA驱动电路还包括：级传电路，所述级传电路的输入端用于输入与所述第一时钟信号反相的第三时钟信号，所述级传电路的输出端与下一级所述GOA单元的触发电路的输入端连...
【专利技术属性】
技术研发人员：陈晨，袁鑫，周秀峰，谢俊烽，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。