沟槽型碳化硅二极管器件结构及其制作方法技术

本发明专利技术提供一种沟槽型碳化硅二极管器件结构，自下向上包括：阴极、第一欧姆接触层、N+碳化硅衬底、N

【技术实现步骤摘要】
沟槽型碳化硅二极管器件结构及其制作方法


[0001]本专利技术涉及半导体
，具体涉及一种沟槽型碳化硅二极管器件结构及其制作方法。

技术介绍

[0002]碳化硅（SiC）具有宽禁带、高临界电场、高电子饱和速度和高热导率等优点，使得SiC适合应用于高压、大功率、高温、抗辐射的电力电子器件中。沟槽型碳化硅二极管是一种通过利用沟槽结构，在器件被施加反向偏压作用时降低器件表面电场的方法来改变器件漏电流的二极管。沟槽型碳化硅二极管同时兼有低漏电，低正向导通压降的特点，适合应用于高压器件中。
[0003]然而，现有的沟槽型碳化硅二极管器件结构还存在漏电流大，效率低；元胞密度低，比导通电阻大，功率密度低；对离子注入设备要求高，投入大，成本高等技术问题。
[0004]因此，提供一种沟槽型碳化硅二极管器件结构及其制作方法，以解决或至少缓解上述至少一个技术问题是目前亟待解决的问题。

技术实现思路

[0005]鉴于上述技术问题，本专利技术提供一种沟槽型碳化硅二极管器件结构及其制作方法，以解决或至少缓解上述二极管器件结构中存在的至少一个技术问题。
[0006]第一方面，本专利技术提供了一种沟槽型碳化硅二极管器件结构，包括：N+碳化硅衬底，N+碳化硅衬底的一侧设置第一欧姆接触层；阴极，设置在第一欧姆接触层背离碳化硅衬底的一侧；N
‑
漂移层，设置在N+碳化硅衬底背离第一欧姆接触层的一侧；P型基区，设置在N
‑
漂移层背离N+碳化硅衬底的一侧；多个N型注入区，间隔设置在P型基区内，且N型注入区的厚度小于P型基区的厚度；多个沟槽结构，每个沟槽结构位于两个相邻的N型注入区之间，且沟槽结构贯穿P型基区并延伸至N
‑
漂移层，沟槽结构的内部底面和侧壁设置绝缘介质层，且沟槽结构的内部空间填充导电材料层；P型阻挡层，设置于沟槽结构的底部；第二欧姆接触层，设置于P型基区背离N
‑
漂移层的一侧，且与P型基区、N型注入区以及导电材料层形成欧姆接触；阳极，设置在所第二欧姆接触层背离P型基区的一侧。
[0007]可选地，N+碳化硅衬底的掺杂浓度范围为1
×
10
19
‑1×
10
20
cm
‑3。
[0008]可选地，N
‑
漂移层的掺杂浓度为1
×
10
14
cm
‑3‑1×
10
18
cm
‑3，N
‑
漂移层的厚度为5
‑
40μm。
[0009]可选地，P型基区的掺杂浓度为5
×
10
16
‑1×
10
18
cm
‑3，P型基区的厚度为0.5
‑2µ
m。
[0010]可选地，N型注入区的掺杂浓度为1
×
10
19
‑9×
10
19
cm
‑3。
[0011]可选地，P型阻挡区的掺杂浓度范围为1
×
10
18
～9
×
10
18
cm
‑3，P型阻挡区的厚度大于0
µ
m小于等于0.5
µ
m，P型阻挡区的宽度不小于沟槽结构的宽度。
[0012]可选地，P型基区的掺杂杂质和/或P型阻挡区的掺杂杂质为Al。
[0013]可选地，绝缘介质层的材料包括SiO2，SiN，HfO2中的至少一种。
[0014]可选地，导电材料层包括掺杂多晶硅，掺杂类型为N型或P型。
[0015]可选地，P型阻挡区在空间结构上与阳极相连，具有与阳极相同的电位。
[0016]第二方面，本专利技术还提供了如前所述任一沟槽型碳化硅二极管器件结构的制作方法，包括以下步骤：步骤S1，在N+碳化硅衬底上外延生长N
‑
漂移层；步骤S2，在N
‑
漂移层上进行P型离子注入形成P型基区；步骤S3，在P型基区背离N
‑
漂移层的一侧进行N型离子注入，形成N型注入区；步骤S4，在N
‑
漂移层上进行沟槽刻蚀，形成沟槽结构；步骤S5，对沟槽结构的底部进行P型离子注入形成P型阻挡区；步骤S6，在沟槽结构内部的底面和侧壁形成绝缘介质层，然后在沟槽结构的内部空间填充导电材料层；步骤S7，在P型基区背离所述N
‑
漂移层的一侧沉积第二欧姆接触层，并在第二欧姆接触层背离P型基区的一侧沉积阳极；步骤S8，在N+碳化硅衬底背离N
‑
漂移层的一侧沉积第一欧姆接触层，并在第一欧姆接触层背离N+碳化硅衬底的一侧沉积阴极。
[0017]可选地，步骤S5中，对沟槽结构的底部进行P型离子注入形成P型阻挡区后，进行高温激活，激活温度范围为1700～2000℃。
[0018]可选地，步骤（S6）中，绝缘介质层为绝缘氧化层，采用热氧生长，在沟槽结构内部的底面和侧壁形成绝缘氧化层，绝缘氧化层厚度范围为10
‑
100nm。
[0019]区别于现有技术，本专利技术提供的沟槽型碳化硅二极管器件结构具有以下有益效果：沟槽结构底部具有P型阻挡层，能够对沟槽结构底部及侧壁的薄弱区域形成很好的保护作用；同时两沟槽结构之间的反向电场最强位置位于P型基区上，对沟槽结构侧壁的漏电通道影响小，能够很大程度上减小二极管器件结构反向截止时的漏电流，提升二极管器件结构的截止性能。本专利技术的沟槽型碳化硅二极管器件结构能够有效提高二极管的电流密度，提升正向浪涌能力。本专利技术的沟槽型碳化硅二极管器件结构形成垂直方向的导电沟道能够提升载流子迁移率，降低二极管器件的比导通电阻，实现高的功率密度。本专利技术的沟槽型碳化硅二极管器件结构尺寸较小，元胞密度高，降低制作成本。本专利技术的沟槽型碳化硅二极管器件结构的制作方法可兼容现有碳化硅加工工艺，而且对离子注入设备要求低，降低成本。
附图说明
[0020]为了更清楚地说明本专利技术实施例的技术方案，下面将对本专利技术实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据附图获得其他的附图。
[0021]图1为本专利技术一些实施例的沟槽型碳化硅二极管器件结构的剖面结构示意图；
图2为本专利技术一些实施例的沟槽型碳化硅二极管器件结构正向导通状态时，阳极施加小于等于2.7V正电压的示意图；图3为本专利技术一些实施例的沟槽型碳化硅二极管器件结构正向导通状态时，阳极施加大于2.7V正电压的示意图；图4为本专利技术一些实施例的沟槽型碳化硅二极管器件结构反向截止状态时，沟槽型碳化硅二极管器件结构内部耗尽区边沿和电场分布；图5为本专利技术一些实施例的沟槽型碳化硅二极管器件结构的制作方法的流程图；图6为图5中所述沟槽型碳化硅二极管器件结构的制作本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽型碳化硅二极管器件结构，其特征在于，包括：N+碳化硅衬底，所述N+碳化硅衬底的一侧设置第一欧姆接触层；阴极，设置在所述第一欧姆接触层背离所述碳化硅衬底的一侧；N
‑
漂移层，设置在所述N+碳化硅衬底背离所述第一欧姆接触层的一侧；P型基区，设置在所述N
‑
漂移层背离所述N+碳化硅衬底的一侧；多个N型注入区，间隔设置在所述P型基区内，且所述N型注入区的厚度小于所述P型基区的厚度；多个沟槽结构，每个所述沟槽结构位于两个相邻的N型注入区之间，且所述沟槽结构贯穿所述P型基区并延伸至所述N
‑
漂移层，所述沟槽结构的内部底面和侧壁设置绝缘介质层，且所述沟槽结构的内部空间填充导电材料层；P型阻挡层，设置于所述沟槽结构的底部；第二欧姆接触层，设置于所述p型基区背离所述N
‑
漂移层的一侧，且与所述P型基区、所述N型注入区以及所述导电材料层形成欧姆接触；阳极，设置在所述第二欧姆接触层背离所述P型基区的一侧。2.根据权利要求1所述的沟槽型碳化硅二极管器件结构，其特征在于，所述N+碳化硅衬底的掺杂浓度范围为1
×
10
19
‑1×
10
20
cm
‑3。3.根据权利要求1所述的沟槽型碳化硅二极管器件结构，其特征在于，所述N
‑
漂移层的掺杂浓度为1
×
10
14
cm
‑3‑1×
10
18
cm
‑3，所述N
‑
漂移层的厚度为5
‑
40μm。4.根据权利要求1所述的沟槽型碳化硅二极管器件结构，其特征在于，所述P型基区的掺杂浓度为5
×
10
16
‑1×
10
18
cm
‑3，所述P型基区的厚度为0.5
‑2µ
m。5.根据权利要求1所述的沟槽型碳化硅二极管器件结构，其特征在于，所述N型注入区的掺杂浓度为1
×
10
19
‑9×
10
19
cm
‑3。6.根据权利要求1所述的沟槽型碳化硅二极管器件结构，其特征在于，所述P型阻挡区的掺杂浓度范围为1
×
10
18
‑9×
10
...

【专利技术属性】
技术研发人员：陈显平，钱靖，
申请(专利权)人：重庆平创半导体研究院有限责任公司，
类型：发明
国别省市：