闪存访问系统及方法技术方案

本发明专利技术公开了一种闪存访问系统及方法，涉及闪存技术领域。闪存访问系统包括CPU、描述符读取器、闪存控制器和系统缓存；描述符读取器包括进入寄存器和获取模块；闪存控制器包括描述符队列、任务调度器、任务解析器、执行单元和挂起等待区。根据本发明专利技术的闪存访问系统，采用了基于描述符来实现Nand Flash访问的方式，描述符的任务调度和解析工作全部由硬件模块来执行，从而可以大幅降低软件的开销和CPU负担。同时，通过设置挂起等待区，提升了Nand Flash颗粒多CE/LUN下同时访问的并行度和Nand IO的利用率。利用率。利用率。

【技术实现步骤摘要】
闪存访问系统及方法


[0001]本专利技术涉及闪存
，尤其是涉及一种闪存访问系统及方法。

技术介绍

[0002]在传统的Nand Flash控制器设计中，CPU通过直接配置寄存器的方式来控制和驱动硬件对Nand Flash颗粒的访问操作，比如通过Nand IO发送命令、地址以及进行数据读写操作，并指挥控制器的DMA模块往系统缓存搬移数据等。软件几乎参与了Nand Flash控制器每一个具体任务的控制和指挥，需要对大量寄存器进行繁琐的配置，给CPU带来较重的负载和开销，成为进一步提升性能和能效的阻碍。

技术实现思路

[0003]本专利技术旨在至少解决现有技术中存在的技术问题之一。为此，本专利技术提出了一种闪存访问系统及方法，能够降低CPU的负载和开销。
[0004]一方面，根据本专利技术实施例的闪存访问系统，包括：
[0005]CPU，用于创建描述符，并将所述描述符写入系统缓存；多条所述描述符形成描述符链；所述描述符包括OPCODE指针、CE/LUN信息、闪存颗粒地址信息、系统缓存地址和下一条描述符的地址信息本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种闪存访问系统，其特征在于，包括：CPU，用于创建描述符，并将所述描述符写入系统缓存；多条所述描述符形成描述符链；所述描述符包括OPCODE指针、CE/LUN信息、闪存颗粒地址信息、系统缓存地址和下一条描述符的地址信息；描述符读取器，包括进入寄存器和获取模块，所述描述符链的首地址写入所述进入寄存器，所述获取模块用于根据所述首地址将所述描述符链中的多条所述描述符从所述系统缓存读出，并发送给闪存控制器；闪存控制器，包括描述符队列、任务调度器、任务解析器、执行单元和挂起等待区；所述描述符队列用于获取和存储所述描述符链的多条描述符；所述任务调度器用于将所述描述符队列中符合调度条件的所述描述符调度出来；所述任务解析器用于对所述任务调度器调度出来的所述描述符进行解析，形成多个控制指令；所述执行单元用于根据所述多个控制指令，执行对闪存颗粒的访问操作；所述挂起等待区用于在所述控制指令需要等待所述执行单元的执行结果的时间超过预设时间时，将所述描述符存放在所述挂起等待区，使得所述任务解析器暂停所述描述符的后续解析任务，并使所述任务调度器调度符合调度条件的对应其他CE/LUN的描述符。2.根据权利要求1所述的闪存访问系统，其特征在于，所述执行单元包括：内部缓存；FCU，用于通过NandIO执行对闪存颗粒的访问操作；RDMA，用于将指定数量的数据从系统缓存中的指定地址读取出来，并发送到所述内部缓存；WDMA，用于将所述内部缓存内指定数量的数据或者描述符的状态信息，写入到所述系统缓存的指定地址。3.根据权利要求2所述的闪存访问系统，其特征在于，所述执行单元还包括纠错引擎，所述纠错引擎用于对数据进行纠错。4.根据权利要求1所述的闪存访问系统，其特征在于，所述闪存控制器还包括寄存器模块，所述CPU能够通过配置所述寄存器模块内的寄存器，实现对所述闪存颗粒的访问操作。5.一种闪存访问方法，基于如权利要求1至4任一项所述的闪存访问系统，其特征在于，包括以下步骤：CPU创建描述符，并将所述描述符写入系统缓存，并将多条所述描述符所形成的描述符链的首地址写入描述符读取器的进入寄存器；所述描述符包括OPCODE指针、CE/LUN信息、闪存颗粒地址信息、系统缓存地址和下一条描述符的地址信息；所述描述符读取器的获取模块根据所述首地址，将所述描述符链中的多条所述描述符从所述系统缓存读出，并发送给闪存控制器的描述符队列；所述闪存控制器的任务调度器将所述描述符队列中符合调度条件的所述描述符调度出来；所述闪存控制器的任务解析器对所述任务调度器调度出来的所述描述符进行解析，...

【专利技术属性】
技术研发人员：刘弋波，温佳强，付本涛，曾文胜，
申请(专利权)人：珠海妙存科技有限公司，
类型：发明
国别省市：