数据存储器访问冲突管理器、设备和方法技术

本公开涉及数据存储器访问冲突管理器、设备和方法。非易失性存储器从多个处理核心中的一个处理核心接收数据读取请求。读取请求指向非易失性存储器的数据分区。非易失性存储器确定是否使用读取－同时－写入冲突管理来处理读取请求。当确定使用读取－同时－写入冲突管理来处理读取请求时，与读取请求相关联的地址被存储在与处理核心相关联的寄存器组的寻址寄存器中。指向数据分区的写入操作被延缓。在延缓写入操作的同时执行与读取请求相关联的读取操作，并且将响应于读取操作的数据存储在寄存器组中的一个或多个数据寄存器中。存储在寄存器组的一个或多个数据寄存器中的数据被提供给处理核心。提供给处理核心。提供给处理核心。

【技术实现步骤摘要】
数据存储器访问冲突管理器、设备和方法


[0001]本公开大体上涉及管理数据访问冲突，例如对非易失性存储器阵列的存储器分区的读取请求与写入请求之间的冲突。

技术介绍

[0002]片上系统(SoC)通常可以具有访问非易失性存储器(NVM)的多个处理核心。NVM通常可被划分为分区，诸如一个或多个分区以存储由各种处理核心执行的代码，以及一个或多个分区以存储由各种处理核心使用的数据。可能发生对数据的存储器访问之间的冲突，例如不同处理核心对NVM的读和写访问。此外，处理核心可以包括标准处理核心和安全处理核心，标准处理核心可以例如通过使用共享NVM的软件数据交换与其它处理核心共享数据，安全处理核心通常不通过使用共享NVM的软件数据交换与其它处理核心共享数据。

技术实现思路

[0003]在一个实施例中，一种设备包括多个寄存器组，所述多个寄存器组在操作中存储与从多个处理核心中的相应处理核心接收的数据读取请求相关联的地址和数据，所述数据读取请求指向非易失性存储器的数据分区。所述器件包括耦合到所述多个寄存器组的控制电路装置。在读取－同时－写入冲突管理本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种器件，包括：多个寄存器组，其在操作中存储与从多个处理核心中的相应处理核心接收的数据读取请求相关联的地址和数据，所述数据读取请求指向非易失性存储器的数据分区；以及控制电路装置，耦合到所述多个寄存器组，其中所述控制电路装置在读取－同时－写入冲突管理操作模式中通过以下方式来响应从所述多个处理核心中的一个处理核心接收到的、并且指向所述数据分区的数据读取请求：将与所述数据读取请求相关联的地址存储在与所述一个处理核心相关联的所述多个寄存器组中的一个寄存器组的寻址寄存器中；请求延缓指向所述数据分区的写入操作，并且在所述写入操作被延缓的同时执行与所述读取请求相关联的读取操作；将响应于所述读取操作的数据存储在所述多个寄存器组中的所述一个寄存器组中的一个或多个数据寄存器中；以及将存储在所述多个寄存器组中的所述一个寄存器组中的所述一个或多个数据寄存器中的所述数据提供到所述一个处理核心。2.根据权利要求1所述的器件，其中所述控制电路装置在操作中：通过启用所述读取－同时－写入冲突管理操作模式来响应在接收到所述读取请求时正在执行指向所述数据分区的写入操作的确定。3.根据权利要求1所述的器件，其中请求指向所述数据分区的写入操作的所述延缓以及在所述写入操作被延缓的同时与所述读取请求相关联的读取操作的执行包括：在请求所述读取操作的执行之前等待所述写入操作的延缓的确认。4.根据权利要求3所述的器件，其中所述控制电路装置在操作中通过清除指向所述数据分区的写入操作的所述延缓来响应于所述数据的接收，所接收的数据响应于所述读取操作。5.根据权利要求1所述的器件，其中请求所述读取操作的所述执行包括通过以下方式来响应于所述写入操作的所述延缓：将存储在所述多个寄存器组中的一个寄存器组的所述寻址寄存器中的所述地址转译成所述数据分区的逻辑地址；对所述读取请求进行排序；验证所述读取请求被授权；断言读取使能信号，并且将转译后的所述地址提供给所述非易失性存储器。6.根据权利要求1所述的器件，包括所述非易失性存储器。7.根据权利要求1所述的器件，其中所述多个处理核心包括主机处理核心和安全处理核心。8.根据权利要求1所述的器件，其中当所述读取－同时－写入冲突管理操作模式未被启用时，所述控制电路装置通过以下操作来响应从所述多个处理核心中的所述一个处理核心接收到的、并且指向所述数据分区的所述数据读取请求：将与所述读取请求相关联的地址转译为所述数据分区的逻辑地址；对所述读取请求进行排序；验证所述读取请求被授权；
断言读取使能信号并且将转译后的所述地址提供给所述非易失性存储器。9.根据权利要求1所述的器件，其中当所述读取－同时－写入冲突管理操作模式未被启用时，所述控制电路装置通过在所述读取请求的处理期间旁路与所述一个处理核心相关联的所述多个寄存器组中的所述一个寄存器组来响应从所述多个处理核心中的所述一个处理核心接收的、并且指向所述数据分区的所述数据读取请求。10.一种系统，包括：多个处理核心；以及非易失性存储器，耦合到所述多个处理核心，所述非易失性存储器具有：数据分区；多个寄存器组，其在操作中存储与从所述多个处理核心中的相应处理核心接收的数据读取请求相关联的地址和数据，所述数据读取请求指向非易失性存储器的数据分区；以及控制电路装置，耦合到所述多个寄存器组和所述数据分区，其中所述控制电路装置在读取－同时－写入冲突管理操作模式中通过以下方式响应于从所述多个处理核心中的一个处理核心接收到的、并且指向所述数据分区的数据读取请求：将与所述数据读取请求相关联的地址存储在与所述一个处理核心相关联的所述多个寄存器组中的一个寄存器组的寻址寄存器中；延缓指向所述数据分区的写入操作；在延缓所述写入操作的同时执行与所述读取请求相关联的读取操作；将响应于所述读取操作的数据存储在所述多个寄存器组中的所述一个寄存器组的一个或多个数据寄存器中；以及将存储在所述多个寄存器组中的所述一个寄存器组的所述一个或多个数据寄存器中的所述数据提供给所述一个处理核心。11.根据权利要求10所述的系统，其中所述控制电路装置在操作中：通过启用所述读取－同时－写入冲突管理操作模式来响应于在接收到所述读取请求时正在执行指向所述数据分区的写入操作的确定。12.根据权利要求10所述的系统，其中在所述写入操作被延缓时执行与所述读取请求相关联的所述读取操作包括：在执行所述读取操作之前等待所述写入操作的延缓的确认。13.根据权利要求10所述的系统，其中所述读取操作的所述执行包括：将存储在所述多个寄存器组中的一个寄存器组...

【专利技术属性】
技术研发人员：F，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：