多板卡分布式时钟同步方法、装置、测试系统及存储介质制造方法及图纸

多板卡分布式时钟同步方法，应用于测试系统，其包括：搭载有主控制部和定时器的多个测试板卡，主控制部具有第一和第二端口；通过并行设置的多个时钟信号支路分别与多个第一、第二端口连接的系统总线；方法包括设定同步对时周期；按照设定同步对时周期设置时钟变量；生成第一定时器中断请求且满足设定时长的条件下通过第一端口输出第二有效电平信号；判定第二端口是否通过时钟信号支路接收到通过系统总线转发的第二定时器中断请求；在第二端口接收到第二定时器中断请求时，主控制部配置通过第一端口输出第一有效电平信号，并同时更新主控制部中的时钟变量。还提供一种装置、测试系统和存储介质。本发明专利技术可保持长期时钟准确度稳定平衡。定平衡。定平衡。

【技术实现步骤摘要】
多板卡分布式时钟同步方法、装置、测试系统及存储介质


[0001]本专利技术涉及通信
，尤其涉及一种多板卡分布式时钟同步方法，一种同步装置，一种测试系统以及一种存储介质。

技术介绍

[0002]测试系统中有多个组成部分，其中涉及多个不同功能的测试板卡。测试板卡上搭载有单片机，以控制测试工作，最后把所有测试结果利用通信总线上报给上位机。在测试结果中,每个板卡的测试数据都具有其板卡本身的测试时间，也就是数据的时间坐标。由于各板卡具有自身的硬件时钟源(晶振)，所以无法避免的存在一定的误差。当一定时间后，各板卡的测试数据的时间坐标会不同步，先后次序的表现和实际不一样，不能客观反映测试实际，不能为后续分析提供客观的依据。
[0003]现有技术可以通过主从架构解决这一问题，但如果主板卡故障，则系统失去对时机制，系统的鲁棒性降低。

技术实现思路

[0004]针对主从结构同步时钟方法，在主板卡出现故障时，系统会失去对时机制的问题，本申请的第一个方面设计并提供一种多板卡分布式时钟同步方法。
[0005]为实现上述专利技术/设计目的，本专利技术采用下述技术方案予以实现：
[0006]一种多板卡分布式时钟同步方法，应用于测试系统，所述测试系统包括：
[0007]多个测试板卡，每一个测试板卡上均搭载有主控制部和定时器，任一所述主控制部具有独立配置的第一端口和第二端口；
[0008]系统总线，所述系统总线通过并行设置的多个时钟信号支路分别与多个第一端口和第二端口连接；
[0009]所述同步方法包括以下步骤：
[0010]在测试系统中设定同步对时周期；
[0011]在所述主控制部中按照设定同步对时周期设置时钟变量并存储；
[0012]配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的同一时间刻度上生成第一定时器中断请求且通过所述第一端口输出第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足设定时长的条件下通过所述第一端口输出第二有效电平信号；其中所述设定时长小于一个设定同步对时周期；
[0013]判定所述第二端口是否通过所述时钟信号支路接收到通过所述系统总线转发的第二定时器中断请求；
[0014]在所述第二端口接收到第二定时器中断请求时，所述主控制部配置通过所述第一端口输出第一有效电平信号，并同时更新所述主控制部中的时钟变量，更新的所述主控制部中的时钟变量为X
n
＝int(X
n
‑1÷
T+0.5)
×
T,其中X
n
‑1为时钟变量的当前值，X
n
为更新后的时钟变量，T为设定同步对时周期，int为取整。
[0015]在本申请一些可选的实施方式中，所述设定时长为所述设定同步对时周期的一半；所述同步方法还包括以下步骤：配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的起始时间刻度上生成第一定时器中断请求且通过所述第一端口输出低电平的第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足所述设定时长的条件下通过所述第一端口输出高电平的第二有效电平信号。
[0016]在本申请一些可选的实施方式中，所述设定时长为设定同步对时周期的一半；所述同步方法还包括以下步骤：配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的终止时间刻度上生成第一定时器中断请求且通过所述第一端口输出高电平的第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足所述设定时长的条件下通过所述第一端口输出低电平的第二有效电平信号。
[0017]在本申请一些可选的实施方式中，所述时钟变量的初始值X0由所述主控制部中的定时器以不大于所述设定同步对时周期一半的单位进行累计并存储；设定系统总线接收到的首个第一有效电平信号对应的主控制部为同步基准；本轮同步完成后，设定作为本轮同步基准的主控制部退出下一轮同步控制。
[0018]本申请的第二个方面提供一种多板卡分布式时钟同步装置，应用于测试系统，所述测试系统包括：
[0019]多个测试板卡，每一个测试板卡上均搭载有主控制部和定时器，任一所述主控制部具有独立配置的第一端口和第二端口；
[0020]系统总线，所述系统总线通过并行设置的多个时钟信号支路分别与多个第一端口和第二端口连接；
[0021]其特征在于，所述同步装置包括：
[0022]设置模块，所述设置模块配置为在测试系统中设定同步对时周期；
[0023]变量配置模块，所述变量配置模块配置为在所述主控制部中按照设定同步对时周期设置时钟变量并存储；
[0024]中断生成模块，所述中断生成模块用于配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的时间刻度上生成第一定时器中断请求且通过所述第一端口输出第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足设定时长的条件下通过第一端口输出第二有效电平信号；其中所述设定时长小于一个设定同步对时周期；
[0025]判定模块，所述判定模块配置为判定所述第二端口是否通过所述时钟信号支路接收到通过所述系统总线转发的第二定时器中断请求；
[0026]更新模块，所述更新模块配置为在所述第二端口接收到第二定时器中断请求时，所述主控制部配置通过所述第一端口输出第一有效电平信号，并更新所述主控制部中的时钟变量，更新的所述主控制部中的时钟变量为：
[0027]X
n
＝int(X
n
‑1÷
T+0.5)
×
T,其中X
n
‑1为时钟变量的当前值，X
n
为更新后的时钟变量，T为设定同步对时周期，int为取整。
[0028]在本申请一些可选的实施方式中，所述设定时长为所述设定同步对时周期的一半；
[0029]所述中断生成模块还用于配置所述主控制部根据自身的时钟变量在所述设定同
步对时周期对应的起始时刻度上生成第一定时器中断请求且通过所述第一端口输出低电平的第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足所述设定时长的条件下通过所述第一端口输出高电平的第二有效电平信号。
[0030]在本申请一些可选的实施方式中，所述设定时长为所述设定同步对时周期的一半；
[0031]所述中断生成模块还用于配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的终止时间刻度上生成第一定时器中断请求且通过所述第一端口输出高电平的第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足所述设定时长的条件下通过所述第一端口输出低电平的第二有效电平信号。
[0032]在本申请一些可选的实施方式中，所述时钟变量的初始值X0由所述主控制部中的定时器以不大于所述设定同步对时周期一半的精度进行累计并存储；设定系统总线接收到的首个第一有效电平信号本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多板卡分布式时钟同步方法，应用于测试系统，所述测试系统包括：多个测试板卡，每一个测试板卡上均搭载有主控制部和定时器，任一所述主控制部具有独立配置的第一端口和第二端口；系统总线，所述系统总线通过并行设置的多个时钟信号支路分别与多个第一端口和第二端口连接；其特征在于，所述同步方法包括以下步骤：在测试系统中设定同步对时周期；在所述主控制部中按照设定同步对时周期设置时钟变量并存储；配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的同一时间刻度上生成第一定时器中断请求且通过所述第一端口输出第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足设定时长的条件下通过所述第一端口输出第二有效电平信号；其中所述设定时长小于一个设定同步对时周期；判定所述第二端口是否通过所述时钟信号支路接收到通过所述系统总线转发的第二定时器中断请求；在所述第二端口接收到第二定时器中断请求时，所述主控制部配置通过所述第一端口输出第一有效电平信号，并同时更新所述主控制部中的时钟变量，更新的所述主控制部中的时钟变量为X
n
＝int(X
n
‑1÷
T+0.5)
×
T,其中X
n
‑1为时钟变量的当前值，X
n
为更新后的时钟变量，T为设定同步对时周期，int为取整。2.根据权利要求1所述的多板卡分布式时钟同步方法，其特征在于：所述设定时长为所述设定同步对时周期的一半；所述同步方法还包括以下步骤：配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的起始时间刻度上生成第一定时器中断请求且通过所述第一端口输出低电平的第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足所述设定时长的条件下通过所述第一端口输出高电平的第二有效电平信号。3.根据权利要求1所述的多板卡分布式时钟同步方法，其特征在于：所述设定时长为设定同步对时周期的一半；所述同步方法还包括以下步骤：配置所述主控制部根据自身的时钟变量在所述设定同步对时周期对应的终止时间刻度上生成第一定时器中断请求且通过所述第一端口输出高电平的第一有效电平信号至所述系统总线，并且在生成所述第一定时器中断请求之后且满足所述设定时长的条件下通过所述第一端口输出低电平的第二有效电平信号。4.根据权利要求2或3所述的多板卡分布式时钟同步方法，其特征在于：所述时钟变量的初始值X0由所述主控制部中的定时器以不大于所述设定同步对时周期一半的单位进行累计并存储；设定系统总线接收到的首个第一有效电平信号对应的主控制部为同步基准；本轮同步完成后，设定作为本轮同步基准的主控制部退出下一轮同步控制。5.一种多板卡分布式时钟同步装置，应用于测试系统，所述测试系统包括：多个测试板卡，每一个测试板卡上均搭载有主控制部和定时器，任一所述主控制部具有独立配置的第一端口和第二端口；
系统总...

【专利技术属性】
技术研发人员：郑建堂，李勇德，朱振东，崔京军，袁德华，
申请(专利权)人：卡奥斯创智物联科技有限公司，
类型：发明
国别省市：