显示器图像信号的产生方法及显示器图像信号发生器技术

一种显示器图像信号的产生方法，将一帧显示器图像划分为有若干行和若干列的矩形栅格，并存储所有栅格的栅格行序号和栅格列序号，及该栅格内像素的行边界地址、列边界地址、该栅格内的一个像素数据值；输出该帧显示器图像信号时，用该像素所在的信号行和栅格的像素行边界地址相比较，确定当前像素处于哪一栅格行，再用该像素所在的信号列和栅格的像素列边界地址进行比较来确定当前像素处在哪一栅格列，由此得出栅格的行、列序号；将符合该行序号、列序号的栅格的像素数据值作为该信号行、信号列的像素数据。本发明专利技术显示器图像信号的产生方法由于对数据进行压缩，一个栅格只需存储一个像素的数据值，使数据量大大减小，算法简单，大大降低成本。本发明专利技术还公开了显示器图像信号发生器。

【技术实现步骤摘要】

本专利技术涉及一种电子显示系统，特别涉及一种显示器图像信号的产生方法及显示器 图像信号发生器。
技术介绍
目前显示器图像信号的产生方法及发生器一般按一帧图像的全部像素存储数据，数 据存储量非常大，这样一帧图像的数据量需要以兆计算， 一个信号发生器需要用一个大 容量的存储器来存储这些数据，如CF卡、U盘等。通常在生成与扫描信号同步的数据 以备编码器编码时对数据的读写速度要求较高，大容量存储器对数据的读写速度不能满 足要求，因此需要使用使用缓存器(如动态存储器sdram)来提高速度，这样即提高了 硬件成本，也使得实现过程复杂。
技术实现思路
为解决上述问题，本专利技术提供一种硬件成本低，实现过程简单的显示器图像信号的 产生方法及显示器图像信号发生器。本专利技术显示器图像信号的产生方法，其中包括步骤A. 将一帧显示器图像划分为有若干行和若干列的矩形栅格，使所有栅格内所有像 素数据相同，并存储所有栅格的栅格行序号和栅格列序号，及该栅格内像素的行边界地 址、列边界地址、该栅格内的一个像素数据值；B. 输出该帧显示器图像信号时，该帧显示器图像信号中的信号行、信号列的像素 数据产生方法如下Bl、用该像素所在的信号行和栅格的像素行边界地址相比较，确定当前像素处于 哪一栅格行，再用该像素所在的信号列和栅格的像素列边界地址进行比较来确定当 前像素处在哪一栅格列，由此得出栅格的行、列序号；B2、将符合该行序号、列序号的栅格的像素数据值作为该信号行、信号列的像素 数据。本专利技术显示器图像信号的产生方法，其中所述显示器图像信号为RGB信号，所 述像素数据值为RGB数据。本专利技术显示器图像信号的产生方法，其中所述显示器图像为国标GB 21520-2008 《计算机显示器能效限定值及能效等级》中涉及的测试像的一种。本专利技术显示器图像信号的产生方法，其中所述显示器图像为国标GB 21520-2008 《计算机显示器能效限定值及能效等级》规定的8级灰度测试像。本专利技术显示器图像信号发生器，包括存储器和控制器，其中存储器，用于存储一帧显示器图像的所有栅格的栅格行序号和栅格列序号，及该栅 格内像素的行边界地址、列边界地址、该栅格内的一个像素数据值；控制器，用于产生并输出该帧显示器图像信号，该帧显示器图像信号中的信号行、 信号列的像素数据产生方法如下Bl、用该像素所在的信号行和栅格的像素行边界地址相比较，确定当前像素处于哪 一栅格行，再用该像素所在的信号列和栅格的像素列边界地址进行比较来确定当前像素 处在哪一栅格列，由此得出栅格的行、列序号；B2、从存储器中读取符合该行序号、列序号的栅格的像素数据值作为该信号行、信 号列的像素数据。本专利技术显示器图像信号发生器，其中，控制器还连接有DVI编码器，DVI编码器 用于对控制器产生的显示器图像信号进行编码，输出DVI信号。本专利技术显示器图像信号发生器，其中，控制器还连接有DAC转换器，DAC转换器 用于对控制器产生的显示器图像信号进行数/模转化，输出模拟RGB信号。本专利技术显示器图像信号发生器，其中，控制器使用的芯片是FPGA。本专利技术显示器图像信号发生器，其中，DVI编码器使用的芯片是SILICON IMAGE的Sil164， DAC转换器使用的芯片是ANALOG DEVICES公司的ADV7125KST140。本专利技术显示器图像信号发生器，其中，控制器还连接有键盘和液晶板。 本专利技术显示器图像信号的产生方法及显示器图像信号发生器由于对数据进行压縮，一个栅格只需存储一个像素的数据值，使数据量大大减小，能够满足系统对数据的读写速度的要求，无需使用缓存器，且算法简单，大大降低成本。 附图说明图1是本专利技术显示器图像信号发生器的电路框图2是国标GB 21520-2008《计算机显示器能效限定值及能效等级》规定的8级灰 度测试像；图3是按栅格划分后的8级灰度测试图。具体实施例方式下面结合说明书附图对本专利技术显示器图像信号的产生方法作进一步说明。图l是本专利技术显示器图像信号发生器的电路框图，其中 1、控制器控制器选用XILINX公司的FPGA (Field—Programmable Gate Array现场可编程门阵列)，型号为XC3S500E-4PQ208C。控制器完成以下工作(1) 接收键盘的中断信号，读取键值来确定当前要输出的信号格式和图像；(2) 由(1)确定的信号格式和图像去存储器中读取相应数据；(3) 根据(2)读来的数据产生扫描信号；(4) 依据算法产生24比特RGB (红(Red)、绿(Green)、蓝(Blue))信号，输出给DVI 编码器和DAC转换器；(5) 控制液晶板，显示相应的信号格式和图像。2、 存储器 .存储器选用容量为8K字节的EEPROM，型号为24LC64。 存储器用来存储信号格式数据和图像数据。3、 DVI (Digital Visual Interface数字视频接口)编码器 DVI编码器选用SILICON IMAGE的Sill64;DVI编码器对FPGA产生的24比特RGB信号进行编码，输出DVI信号。4、 DAC (Digital to Analog Converter数模转换器)DAC选用ANALOG DEVICES公司的ADV7125KST140;DAC对FPGA产生的24比特RGB信号进行数/模转化，输出模拟RGB信号。5、 时钟产生模块产生系统工作时钟。6、 键盘用户选择信号格式和图像。7、 液晶板显示信号格式和图像信息。上述电路单元具体的线路连接方式与现有技术一致，在此不再赘述，下面将本专利技术的独特部分加以详细描述存储器中图像数据存储方法(以8级灰度测试像为例)国标GB 21520-2008《计算机显示器能效限定值及能效等级》规定的8级灰度测试 像见图2， 8级灰度测试图在一个全黑场的中间位置有8个亮度条，每个条的亮度依次为0%、 5%、 10%、 15%、 85%、 90%、 95°/。、 100%,宽度为图像宽度的10% (图2: a)，高度为图像高度的10% (图2: c)。将图2按栅格划分，划分方法见图3，原8级灰度测试图被划分出5行6列共30 个栅格，其中的8个亮度条分别位于栅格11、 12、 13、 14、 31、 32、 33、 34。每个栅格 内的所有像素数据相同，所以可以用一个像素的数据来表示本栅格内所有像素的数据。 以8级灰度测试图为例，存储器中需要存储以下三部分数据(1) 栅格数45 (16进制的数据)，表示本图像有5行(分别为0、 K 2、 3、 4行)6列(分别为0、 1、 2、 3、 4、 5列)(2) 图像数据栅格序号以一个字节表示，高4比特表示栅格的行，低4比特表示栅格的列；每一栅格以一组(3字节)数据分别表示R、 G、 B数值<table>table see original document page 7</column></row><table><table>table see original document page 8</column></row><table>(3)栅格内像素的边界地址记为数组addrC， addrLaddrC表示本文档来自技高网...

【技术保护点】
一种显示器图像信号的产生方法，其特征在于，包括步骤：　Ａ．将一帧显示器图像划分为有若干行和若干列的矩形栅格，使所有栅格内所有像素数据相同，并存储所有栅格的栅格行序号和栅格列序号，及该栅格内像素的行边界地址、列边界地址、该栅格内的一个像素数据值；　Ｂ．输出该帧显示器图像信号时，该帧显示器图像信号中的信号行、信号列的像素数据产生方法如下：　Ｂ１、用该像素所在的信号行和栅格的像素行边界地址相比较，确定当前像素处于哪一栅格行，再用该像素所在的信号列和栅格的像素列边界地址进行比较来确定当前像素处在哪一栅格列，由此得出栅格的行、列序号；　Ｂ２、将符合该行序号、列序号的栅格的像素数据值作为该信号行、信号列的像素数据。

【技术特征摘要】

【专利技术属性】
技术研发人员：武晓光，杨堃，
申请(专利权)人：北京牡丹视源电子有限责任公司，
类型：发明
国别省市：11[中国|北京]