使用迭代伪网表改变的基于路径的定时驱动布局制造技术

使用计算机化的布局器，对体现在未布局网表中的集成电路设计执行初始线长驱动布局，以获得表示逻辑门的初始布局的数据结构。标识表示初始布局的数据结构中的至少一个源

【技术实现步骤摘要】
【国外来华专利技术】使用迭代伪网表改变的基于路径的定时驱动布局

技术介绍

[0001]本专利技术涉及电气、电子和计算机领域，并且更具体而言，涉及半导体电子设计自动化(EDA)等。
[0002]EDA涉及使用软件工具设计电子系统，诸如集成电路(IC)和印刷电路板。一般地，IC有数据信号和时钟；数据信号需要在正确的时间到达某个节点，相对于相应的时钟在该节点循环设备的时间。如果数据信号没有及时到达，则时钟太快，或者数据信号传播时间太长(路径太慢)。
[0003]目前，半周长线长(HPWL)技术用于EDA工艺中的布局(placement)。然而，HPWL没有定时(timing)意识，使得使用HPWL技术开发的IC设计可能不满足定时约束。以前解决HPWL不知道定时的问题的尝试计算量过大，受到全局布局质量和/或定时分析精度的限制，容易饱和，和/或容易在源(source)和宿(sink)之间产生曲折的路径。

技术实现思路

[0004]本专利技术的原理提供了使用迭代伪网表改变的基于路径的定时驱动布局技术。在一个方面，一种用于改善使用电子设计自动化设计的电子电路的定时性能的示例性方法，包括：使用计算机化的布局器(placer)，对未布局网表中体现的集成电路设计执行初始线长驱动布局，以获得表示逻辑门的初始布局的数据结构；标识表示初始布局的数据结构中的至少一个源
‑
宿端点对之间的至少一条定时关键的源
‑
宿路径；为至少一个源
‑
宿端点对中的每一对创建新的伪二引脚网，以创建更新的网表；以及在更新的网表上执行修改的线长驱动布局，以获得表示修改的布局的数据结构。
[0005]在一个或多个实施例中，至少一个定时关键的源宿路径包括多个定时关键的源
‑
宿路径，并且至少一个源
‑
宿端点对包括多个源
‑
宿端点对；标识多个定时关键的源
‑
宿路径、为多个端点对中的每一对创建新的伪二管脚网、以及执行修改的线长驱动布局的步骤被重复用于多个总迭代。
[0006]执行初始线长驱动布局和执行修改的线长驱动布局均包括，例如，应用半周长线长驱动布局，并且计算机化的布局器包括半周长线长驱动计算机化的布局器。
[0007]另一方面，一种示例性计算机，包括存储器；以及至少一个处理器，其耦合到存储器，并且可操作用于通过以下方式来改善使用电子设计自动化设计的电子电路的定时性能：使用计算机化的布局器，对未布局网表中体现的集成电路设计执行初始线长驱动布局，以获得表示逻辑门的初始布局的数据结构；标识表示初始布局的数据结构中的至少一个源
‑
宿端点对之间的至少一条定时关键的源
‑
宿路径；为至少一个源
‑
宿端点对中的每一对创建新的伪二引脚网，以创建更新的网表；以及在更新的网表上执行修改的线长驱动布局，以获得表示修改的布局的数据结构。
[0008]在另一个方面，一种用于改善使用电子设计自动化设计的电子电路的定时性能的示例性方法，包括：从计算机化的布局器获取未布局网表中体现的集成电路设计的初始线长驱动布局的结果，该结果包括表示逻辑门初始布局的数据结构；从计算机化的定时器获
得表示初始布局的数据结构中的至少一个源
‑
宿端点对之间的至少一条定时关键的源
‑
宿路径；为至少一个源
‑
宿端点对中的每一对创建新的伪二引脚网，以创建更新的网表；以及向计算机化的布局器提供更新的网表，以便于计算机化的布局器在更新的网表上执行修改的线长驱动布局，以产生表示修改的布局的数据结构。
[0009]如本文所用，“促进”动作包括执行动作、使动作更容易、帮助执行动作或促使动作执行。因此，作为示例而非限制，在一个处理器上执行的指令可以通过发送适当的数据或命令来促使或帮助动作被执行，从而促进由在远程处理器上执行的指令执行的动作。为避免疑问，当行为人通过执行行为之外的方式促进某个行为时，该行为仍然由某个实体或实体组合执行。
[0010]本专利技术的一个或多个实施例或其要素可以计算机程序产品的形式实施，包括计算机可读存储介质，具有用于执行所示方法步骤的计算机可用程序代码。此外，本专利技术的一个或多个实施例或其元素可以以系统(或装置)的形式实现，该系统(或装置)包括存储器和至少一个处理器，该处理器耦合到该存储器并可操作来执行示例性方法步骤。此外，在另一方面，本专利技术的一个或多个实施例或其元素可以以用于执行本文描述的一个或多个方法步骤的装置的形式来实现；该装置可以包括(i)硬件模块，(ii)存储在计算机可读存储介质(或多个这样的介质)中并在硬件处理器上实现的软件模块，或(iii)(i)和(ii)的组合；(i)
‑
(iii)中的任何一个实现本文阐述的特定技术。
[0011]本专利技术的技术提供了大量有益的技术效果。例如，在本
技术实现思路
部分中描述的实施例提供了以下益处：
[0012]与使用现有技术设计的芯片相比，使用本专利技术的方面设计的芯片更优越(例如，更好的定时一致性)；
[0013]与现有技术相比，使用本专利技术的各方面运行EDA的计算机可获得更好的结果，但至少在某些情况下，与现有技术相比，使用更少的资源(CPU、内存等)。
[0014]本专利技术的这些及其他特征和优点将从以下说明性实施例的详细描述中变得显而易见，应结合附图执行阅读。
附图说明
[0015]图1为EDA工艺的框图，其中本专利技术的各方面可用于布局；
[0016]图2显示了根据本专利技术的各方面的全局布局；
[0017]图3显示了半周长线长布局的各方面，可根据本专利技术的各方面执行增强；
[0018]图4、图5和图6显示了根据本专利技术的各方面的定时驱动吸引(timing driven attraction，TDA)；
[0019]图7和图8为根据本专利技术的各方面的流图；
[0020]图9显示了示例性实验结果；
[0021]图10描绘了可用于实施本专利技术的一个或多个方面和/或要素的计算机系统；
[0022]图11为半导体设计、制造和/或测试中使用的设计过程的流图；
[0023]图12显示了根据物理设计数据制造IO的其他方面；
[0024]图13显示了示例性高级电子设计自动化(EDA)工具流，其中可采用本专利技术的方面；
[0025]图14显示了根据本专利技术的各方面的数据结构中的TDA元素；和
[0026]图15为根据本专利技术的各方面的框图。
具体实施方式
[0027]图1显示了半导体设计中使用的物理合成流程。在步骤101中，以硬件描述语言(诸如VHDL)来呈现假定的设计。在步骤103中，执行逻辑合成以从硬件描述语言转换到实际的互连逻辑门。在步骤105中，执行初始(全局)布局；即，将硬件(互连的逻辑门)的抽象描述翻译成可以在芯片上布局的事物。在步骤107中，执行虚拟定时优化。在步骤109中，执行时钟优化。在步骤111中，执行线合成、粗本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于改善使用电子设计自动化设计的电子电路的定时性能的方法，所述方法包括：使用计算机化的布局器，对未布局网表中体现的集成电路设计执行初始线长驱动布局，以获得表示逻辑门的初始布局的数据结构；标识表示所述初始布局的所述数据结构中的至少一个源
‑
宿端点对之间的至少一条定时关键的源
‑
宿路径；为所述至少一个源
‑
宿端点对中的每一对创建新的伪二引脚网，以创建更新的网表；以及在所述更新的网表上执行修改的线长驱动布局，以获得表示修改的布局的数据结构。2.根据权利要求1所述的方法，其中所述至少一个定时关键的源宿路径包括多个定时关键的源
‑
宿路径，并且所述至少一个源
‑
宿端点对包括多个源
‑
宿端点对。3.根据权利要求2所述的方法，还包括重复所述步骤：标识所述多个定时关键的源
‑
宿路径，为所述多个端点对中的每一对创建所述新的伪二管脚网，以及执行所述修改的线长驱动布局用于多个总迭代。4.根据权利要求3所述的方法，其中执行所述初始线长驱动布局和执行所述修改的线长驱动布局各自包括应用半周长线长驱动布局，并且其中所述计算机化的布局器包括半周长线长驱动计算机化的布局器。5.根据权利要求3所述的方法，其中标识表示所述初始布局的所述数据结构中的所述源
‑
宿端点对之间的所述多个定时关键的源
‑
宿路径包括使用计算机化的用户界面从人类主题专家获得输入。6.根据权利要求3所述的方法，其中标识表示所述初始布局的所述数据结构中的所述源
‑
宿端点对之间的所述多个定时关键的源
‑
宿路径包括使用计算机化的定时估计例程。7.根据权利要求6所述的方法，其中使用所述计算机化的定时估计例程包括使用所述计算机化的定时估计例程来获得在所述源
‑
宿端点对之间相对准确的结果。8.根据权利要求3所述的方法，其中在所述更新的网表上执行所述修改的线长驱动布局以获得表示修改的布局的所述数据结构包括将所述端点对彼此移动得更近。9.根据权利要求3所述的方法，其中在所述更新的网表上执行所述修改的线长驱动布局以获得表示修改的布局的所述数据结构包括降低所述端点对之间的路径的曲折度。10.根据权利要求9所述的方法，其中在所述更新的网表上执行所述修改的线长驱动布局以获得表示修改的布局的所述数据结构还包括将所述端点对彼此移动得更近。11.根据权利要求9所述的方法，其中当在所述更新的网表执行所述修改的线长驱动布局以获得表示修改的布局的所述数据结构时，所述端点对相对于彼此是固定的。12.根据权利要求3所述的方法，还包括在所述多个总迭代期间保留所述伪二引脚网。13.根据权利要求3所述的方法，还包括：执行逻辑合成以获得体现在所述未布局网表中的所述集成电路设计；以及在所述多个总迭代之后，对表示所述修改的布局的所述数据结构的最终版本执行虚拟定时优化、时钟优化、布线合成和优化以及路由。14.根据权利要求13所述的方法，还包括：基于所述路由的结果，重复所述步骤：标识所述多个定时关键的源
‑
宿路径，为所述端
点对中的每一对创建所述新的伪二管脚网，以及执行所述修改的线长驱动布局用于新的多个总迭代。15.根据权利要求13所述的方法，还包括基于所述路由制造物理集成电路。16.根据权利要求3所述的方法，还包括：在表示所述修改的布局的所述数据结构的最终版本上聚集和固定存储元素；基于所述聚集和固定，执行进一步修改的线长驱动布局；以及重复所述步骤：标识所述多个定时关键的源
‑
宿路径，为所述端点对中的每一对创建所述新的伪二管脚网，并且在基于所述聚集和固定的所述进一步修改的线长驱动布局之后，执行所述修改的线长驱动布局用于新的多个总迭代。17.一种计算机，包括：存储器；以及至少一个处理器，其耦合到所述存储器，并且可操作用于通过以下方式来改善使用电子设计自动化设计的电子电路的定时性能：使用计算机化的布局器，对未布局网表中体现的集成电路设计执行初始线长驱动布局，以获得表示逻辑门的初始布局的数据结构；标识表示所述初始布局的所述数据结构中的至少一个源
‑
宿端点对之间的至少一条定时关键的源
...

【专利技术属性】
技术研发人员：B，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：