一种展频模式调整电路制造技术

本发明专利技术公开了一种展频模式调整电路，包括模数转换器、展频控制单元、展频核心电路、电源引脚、接地引脚、输出引脚和使能引脚；模数转换器，用于对使能引脚的输入电压电平进行转换，得到数字码字；展频控制单元，用于将数字码字作用于展频核心电路；展频核心电路，用于基于数字码字，调整展频时钟的展频深度；输出引脚，用于输出已调整展频深度的展频时钟。用于输出已调整展频深度的展频时钟。用于输出已调整展频深度的展频时钟。

【技术实现步骤摘要】
一种展频模式调整电路


[0001]本专利技术属于集成电路
，本专利技术涉及一种展频模式调整电路。

技术介绍

[0002]EMI是指电磁干扰，RFI是指射频干扰。电磁干扰指在电子设备或系统中由于电磁场的存在，而产生的可能导致设备或系统正常工作受到干扰的现象。射频干扰是电磁干扰的一种特殊形式，指在无线通信系统中，由于周围环境中存在大量的射频信号，使得无线通信设备接收到的信号被这些干扰信号所影响，导致通信质量下降，传输速率降低，甚至导致通信失败。这些干扰信号可能来自于其他无线电设备、电源、电线、电器等等。为了避免这些干扰产生的影响，需要采取一系列的EMI/RFI抑制措施，包括屏蔽、滤波、使用低噪声电源、选择合适的线路布局等等。而展频时钟是一种非常有效的方法。
[0003]展频时钟在降低电磁干扰/射频干扰(EMI/RFI)方面发挥着非常重要的作用。以下是一些展频时钟在降低EMI方面的作用：
[0004](1)减小干扰信号的宽带噪声：展频时钟在频域上会将信号的能量分布到更宽的频段中，使得单个频率的信号变得更加宽带，这样能够减小窄带信号对整个系统的影响，从而减小宽带噪声。
[0005](2)减小干扰源的频谱密度：展频时钟可以将干扰源的信号分散到更宽的频带上，从而降低干扰源的频谱密度，减小EMI，从而可以满足EMI的认证需求，满足射频系统的干扰需求。
[0006]图1示出了一种典型的展频时钟器件的产品形态，共包含四个引脚：电源引脚VDD、接地引脚GND、输出引脚OUTPUT和使能引脚EN，展频时钟从输出引脚OUTPUT输出。一般地，接到电源引脚VDD时展频时钟正常输出，接到接地引脚GND时展频时钟输出拉到高阻，或者展频时钟关闭展频功能正常输出。
[0007]很显然，典型的展频时钟器件的产品形态，不支持数字配置接口，并没有对展频模式进行调整的能力，无法增强或者减弱展频能力。
[0008]然而在实际使用中，展频时钟往往应用于EMI/RFI较为严峻的环境，需要通过EMI认证；同时，展频时钟作为系统中的时间基准，对绝对时间抖动也有一定的要求；因此，展频芯片需要在两个矛盾的指标之间取得折衷，即时钟质量和展频能力。如图2所示，展频时钟一具有更好的时钟质量，但是展频能力一般；展频时钟二的时钟质量相比展频时钟一显著下降，但是展频能力显著提升；那么在实际使用时，客户不得不更换多种展频时钟，来满足系统需求，调试极为复杂。
[0009]而展频时钟也需要支持多个不同的产品，以供客户选择进行调试，大大增加了生产成本和复杂性。

技术实现思路

[0010]专利技术目的：为解决现有展频时钟并没有对展频模式进行调整的能力，以及为解决
客户不得不更换多种展频时钟，来满足系统需求，调试极为复杂的问题，以及为解决展频时钟也需要支持多个不同的产品，以供客户选择进行调试，大大增加了生产成本和复杂性的问题，本专利技术提出了一种展频模式调整电路。
[0011]技术方案：一种展频模式调整电路，包括模数转换器、展频控制单元、展频核心电路、电源引脚、接地引脚、输出引脚和使能引脚；
[0012]所述模数转换器，用于对使能引脚的输入电压电平进行转换，得到数字码字；
[0013]所述展频控制单元，用于将数字码字作用于展频核心电路；
[0014]所述展频核心电路，用于基于数字码字，调整展频时钟的展频深度；
[0015]所述输出引脚，用于输出已调整展频深度的展频时钟。
[0016]进一步的，所述使能引脚外接电阻分压模块，通过电阻分压模块，调整使能引脚的输入电压电平。
[0017]进一步的，所述使能引脚外接GPIO驱动模块，通过GPIO驱动模块，调整使能引脚的输入电压电平。
[0018]进一步的，所述展频核心电路为基于锁相环的展频核心电路，通过将基于锁相环的展频核心电路的展频控制字的输入设置为数字码字，实现基于数字码字，调整展频时钟的展频深度。
[0019]进一步的，所述展频核心电路为基于可变延时单元的展频核心电路。
[0020]进一步的，所述基于可变延时单元的展频核心电路包括延时单元；所述数字码字控制延时单元，延时单元的输出作用于未展频时钟的下降沿和上升沿，得到随时间变化的展频时钟的瞬时频率，实现频率展开。
[0021]进一步的，所述延时单元包括第一MOS管、第二MOS管、可调电阻和可调电容，第一MOS管的源极接地，其漏极与可控电阻的一端连接，第二MOS管的漏极与可控电阻的一端连接，其源极接入电源，可控电阻的另一端与可控电容的一端连接，可控电容的另一端接地；
[0022]该延时单元的延时量取决于可调电阻的电阻值和可调电容的电容值的乘积，通过数字码字控制可调电阻的电阻值和可调电容的电容值的乘积。
[0023]进一步的，所述延时单元包括多通道开关网络和多个反相器，对于任意两个相邻的反相器，前反相器的输出端与后反相器的输入端连接，每个反相器的输出与多通道开关网络中的一开关连接；
[0024]该延时单元的延时量取决于多通道开关网络的输出来自哪一级反相器的输出；通过数字码字控制多通道开关网络的输出来自哪一级反相器的输出。
[0025]进一步的，所述延时单元包括第一MOS管、第二MOS管、第一可控电流源、第二可控电流源和电容；第一MOS管的源极通过第一可控电流源接地，该第一MOS管的漏极与电容的一端连接；所述第二MOS管的源极与第二可控电流源连接，该第二MOS管的漏极与电容的一端连接，电容的另一端接地；
[0026]该延时单元的延时量取决于电流源的大小；通过数字码字控制电流源的大小。
[0027]进一步的，基于可变延时单元的展频核心电路还包括：用于产生初始的时钟信号的振荡器、用于接收初始的时钟信号并驱动延时单元的第一驱动级和用于接收延时单元的输出信号并驱动片外负载的第二驱动级；所述振荡器的输出端与第一驱动级的输入端连接，第一驱动级的输出端与延时单元的输入端连接，延时单元的输出端与第二驱动级的输
入端连接。
[0028]有益效果：本专利技术与现有技术相比，具有以下优点：
[0029](1)通过本专利技术的调整电路，可实现对展频模式进行调整，包括增强展频能力和减弱展频能力；
[0030](2)通过本专利技术的调整电路，可实现改变展频的深度，速度和方式；
[0031](3)本专利技术通过调整片外电阻/可变控制电压等方式来满足系统需求，使得展频时钟调试更加简单和高效，满足客户调试和量产需求，大大降低了生产成本和复杂性。
附图说明
[0032]图1为一种典型的展频时钟器件的产品形态示意图；
[0033]图2为展频时钟一和展频时钟二在时钟质量和展频能力方面的对比图；
[0034]图3为本专利技术的一种展频模式调整电路示意图；
[0035]图4为模数转换器的典型电路结构示意图；
[0036]图5为基于锁相环的展频核心电路图；
[0037]图6为基于可变延时单元的展频核心电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种展频模式调整电路，其特征在于：包括模数转换器、展频控制单元、展频核心电路、电源引脚、接地引脚、输出引脚和使能引脚；所述模数转换器，用于对使能引脚的输入电压电平进行转换，得到数字码字；所述展频控制单元，用于将数字码字作用于展频核心电路；所述展频核心电路，用于基于数字码字，调整展频时钟的展频深度；所述输出引脚，用于输出已调整展频深度的展频时钟。2.根据权利要求1所述的一种展频模式调整电路，其特征在于：所述使能引脚外接电阻分压模块，通过电阻分压模块，调整使能引脚的输入电压电平。3.根据权利要求1所述的一种展频模式调整电路，其特征在于：所述使能引脚外接GPIO驱动模块，通过GPIO驱动模块，调整使能引脚的输入电压电平。4.根据权利要求1所述的一种展频模式调整电路，其特征在于：所述展频核心电路为基于锁相环的展频核心电路，通过将基于锁相环的展频核心电路的展频控制字的输入设置为数字码字，实现基于数字码字，调整展频时钟的展频深度。5.根据权利要求1所述的一种展频模式调整电路，其特征在于：所述展频核心电路为基于可变延时单元的展频核心电路。6.根据权利要求5所述的一种展频模式调整电路，其特征在于：所述基于可变延时单元的展频核心电路包括延时单元；所述数字码字控制延时单元，延时单元的输出作用于未展频时钟的下降沿和上升沿，得到随时间变化的展频时钟的瞬时频率，实现频率展开。7.根据权利要求6所述的一种展频模式调整电路，其特征在于：所述延时单元包括第一MOS管、第二MOS管、可调电阻和可调电容，第一MOS管的源极接地，其漏极与可控电阻的一端连接，...

【专利技术属性】
技术研发人员：李治，黄家乐，尹海峰，姜源，王永利，夏剑平，施成丽，诸小胜，王镇，
申请(专利权)人：思诺威科技无锡有限公司，
类型：发明
国别省市：