一种编码器、译码器及编码、译码方法技术

技术编号:3843819 阅读:266 留言:0更新日期:2012-04-11 18:40
本发明专利技术提出了一种编码器,包括编码调制模块、交织模块、串并变换模块以及差分编码模块。编码调制模块将输入信息序列行调制编码后,经差分编码模块将多路并行信号分别进行加权和差分编码处理,获得编码信号并输出。本发明专利技术还公开了一种译码器及译码方法。本发明专利技术公开的技术方案,通过采用更加简单高效的数据处理方法,降低了差分编码技术、差分调制技术的译码和解调算法复杂度,降低处理延迟,提高了数据处理的速度。

【技术实现步骤摘要】

【技术保护点】
一种编码器,其特征在于,包括:编码调制模块,所述编码调制模块将包含K个比特的输入信息序列{d↓[1],…,d↓[K]}进行调制编码后,输出N个调制信号{c↓[1],…,c↓[N]},其中K、N为整数;交织模块,所述交织模块将经编码调制后的信号{c↓[1],…,c↓[N]}进行交织后输出{f↓[1],…,f↓[N]};串并变换模块,所述串并变换模块将经所述交织模块交织后的信号{f↓[1],…,f↓[N]}进行串并变换后分成p路并行的输出信号{a↓[1]↑[(i)],…,a↓[L↓[i]]↑[(i)]},其中p为整数,且i=1,…,p,L↓[i]为第i路输出的信号长度或者个数,*L↓[i]=N;差分编码模块,所述差分编码模块将p路并行信号a↑[(i)]={a↓[1]↑[(i)],…,a↓[L↓[i]]↑[(i)]}(i=1,…,p)分别进行加权和差分编码处理,获得p路信号b↑[(i)]={b↓[1]↑[(i)],…,b↓[L↓[i]]↑[(i)]}(i=1,…,p),并将所述p路信号b↑[(i)](i=1,…,p)相加,获得相应的信号序列b={b↓[1],…,b↓[L]}并输出,L为输出信号序列b的信号长度或者信号个数。...

【技术特征摘要】

【专利技术属性】
技术研发人员:陈军陆会贤戴晓明王正海
申请(专利权)人:大唐移动通信设备有限公司
类型:发明
国别省市:11[中国|北京]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1