【技术实现步骤摘要】
一种高速、高位宽数据的乒乓DMA链式存储方法及系统
[0001]本专利技术涉及电子信息领域，更具体的涉及一种高速、高位宽数据的乒乓DMA链式存储方法及系统。
技术介绍
[0002]随着现场可编程门阵列(Field
‑
Programmable Gate Array)的发展，赛灵思公司推出的ZYNQ芯片将处理器的软件可编程性与FPGA的硬件可编程性进行完美整合，组合了一个双核ARM Cortex
‑
A9处理器和一个传统的现场可编程门阵列(FPGA)逻辑部件,即PS部分和PL部分，PL部分与PS部分是通过AXI总线进行数据交互的。PL端和PS端编程是在软件vivado中实现的。
[0003]高速数据从PL端到PS端采用DMA的方式，DMA将数据从PL端搬运到PS端的DDR3中，但是当PL端传输的数据位宽为256位，数据传输的速率为100Mhz，DMA搬运到PS端DDR3中数据出现了覆盖问题。
[0004]现有技术解决DMA在PS端接收到的数据被覆盖的方法是采用顺序存储结构。
【技术保护点】
【技术特征摘要】
1.一种高速、高位宽数据的乒乓DMA链式存储方法，其特征在于，包括如下步骤：S1.高速ADC采集到的数据通过FIFO控制模块传输给DMA数据控制模块；S2.DMA数据控制模块将接收到的数据的第一包数据传输给第一DMA模块，将第二包数据传输给第二DMA模块；将第三包数据传输给第一DMA模块；将第四包数据传输给第二DMA模块；数据传输在第一个DMA和第二个DMA之间来回切换；S3.数据通过链表模块搬运到PS端DDR3中，搬运完成后进行等待下一次DMA触发；S4.以太网模块判断链表是否为空，通过指针遍历链表的数据，将链表的数据传输到PC端。2.如权利要求1所述的高速、高位宽数据的乒乓DMA链式存储方法，其特征在于：当数据经过DMA数据控制模块时，2个DMA做乒乓操作。3.如权利要求1所述的高速、高位宽数据的乒乓DMA链式存储方法，其特征在于：采用双指针的插入时间复杂度是O(1)，DMA搬运来的数据直接插入到链表中，无需等待下一级处理单元处理就可以进行下一次的DMA搬运。4.如权利要求1所述的高速、高位宽数据的乒乓DMA链式存储方法，其特征在于：DMA从PL端搬运数据到PS端DDR3，然后通过以太网传输到PC端，DMA从PL端搬运数据插入到链表中，链表长度在动态增加，以太网遍历链表，传输完一次就将数据从链表中删除，链表长度在动态减少。5.如权利要求1所述的高速、高位宽数据的乒乓DMA链式存储方法，其特征在于：链式存储的数据的插入时间复杂度分情况计算，当使用的是单指针，时间复杂度是O(n)，当使用的是双指针，时间复杂度是O(1)。6.如权利要求1所述的高速、高位宽数据的乒乓DMA链式存储方法，其特征在于：将高速ADC采集到的数据在ZYNQ芯片中PL端经行降速处理，拼接成高位宽的数据，通过DMA搬运和UDP协议传输到PC端。7.如权利要求1所述的高速、高位宽数据的乒乓DMA链式存储方法，其特征在于：第一个DMA接收到的数据插入到链表1，如果DMA一次搬运的数据是n个字节，链表的数据域的空间大小也是字节，使用尾插法插入到循环链表的时间复杂度是O(1)。8.如权利要求1所述的高速、高位宽数据的乒乓DMA链式存储方法，其特征在于：第二个DMA接收到的数据插入到链表2，如果DMA一次搬运的数据是n个字节，链表的数据域的空间大小也是字节，使用尾插法插入到循环链表的时间复杂度是O(1)。9.如权利要求1所述的高速、高位宽数据的乒乓DMA链式存储方法，其特征在于：当数据经过DMA数据流控制模块时，两条链表交替接收DMA从PL端搬运到PS端的数据，以太网搬运数据的条件就是判断链表1和链表2是否为空，DMA直接就可以进行下一次的搬运，不用等待以太网传输完成。10.如权利要求1所述的高速、高位宽数据的乒乓DMA链式存储方法，其特征在于：链表为空时，以太网传输结束，以太网第二次传输的数据是第二个DMA搬运的数据，通过指针遍历链表2的数据，将链表2的数据传输到PC端。11.一种高速、高位宽数据的乒乓DMA链式存储系统，其特征在于，包括如下：FIFO控制模块，将高速ADC采集到的数据的传输给DMA数据控制模块；DMA...
【专利技术属性】
技术研发人员：李亚柯，王飘，陈镇山，王玉香，王佳欣，魏宪，李国庆，黄永福，
申请(专利权)人：闽都创新实验室，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。