一种数据传输方法、装置及存储介质制造方法及图纸

本发明专利技术实施例提供了一种数据传输方法、装置及存储介质，应用于FPGA的方法包括：接收中央处理器CPU发送的描述符触发信息，描述符触发信息包括描述符存储地址信息；解析描述符触发信息，并根据解析获得的描述符存储地址信息，读取CPU中存储的多个描述符，并存储多个描述符，描述符包括数据搬移时间、数据源地址信息和数据目的地址信息；解析第i个描述符，并根据解析获得的第i个描述符包括的数据搬移时间，将CPU中第i个第一目标地址中存储的数据搬移至FPGA中的第i个第二目标地址；i为1至n的整数，n表示多个描述符的数量。因此，本发明专利技术的实施例，可以提升CPU与FPGA之间的DMA传输方式在时间上的精确度。时间上的精确度。时间上的精确度。

【技术实现步骤摘要】
一种数据传输方法、装置及存储介质


[0001]本专利技术涉及移动通信
，尤其涉及一种数据传输方法、装置及存储介质。

技术介绍

[0002]在通信行业中，基带处理单元(Building Base band Unit，BBU)作为通信设备中重要的一部分，承担着实现将移动通信的基带信号进行处理的功能。
[0003]其中，BBU中存在大量中央处理器(central processing unit，CPU)与现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)间的数据交互，这些数据通过高速串行计算机扩展总线标准(peripheral component interconnect express，PCIe)接口进行数据传输，包括上行数据上报、下行信道参数传输、CPU参数配置等。其中，在下行信道参数传输上，由于在BBU中，数据的传输是以帧为周期的，数据调度和同步以时隙为最小单位，因此，数据传输在时间上的控制是微秒级别的。即，在FPGA中，在下行信道参数传输上，对时间和传输效率要求较高。
[0004本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种数据传输方法，其特征在于，应用于现场可编程逻辑门阵列FPGA，所述方法包括：接收中央处理器CPU发送的描述符触发信息，其中，所述描述符触发信息包括描述符存储地址信息；解析所述描述符触发信息，并根据解析获得的所述描述符存储地址信息，读取所述CPU中存储的多个描述符，并存储所述多个描述符，其中，所述描述符包括数据搬移时间、数据源地址信息和数据目的地址信息；解析第i个描述符，并根据解析获得的所述第i个描述符包括的数据搬移时间，将所述CPU中第i个第一目标地址中存储的数据搬移至所述FPGA中的第i个第二目标地址；其中，所述第i个第一目标地址为所述第i个描述符包括的数据源地址信息表示的地址，所述第i个第二目标地址为所述第i个描述符包括的数据目的地址信息表示的地址，i为1至n的整数，n表示所述多个描述符的数量。2.根据权利要求1所述的数据传输方法，其特征在于，根据解析获得的第n个描述符包括的数据搬移时间，将所述CPU中第n个第一目标地址中存储的数据搬移至所述FPGA中的第n个第二目标地址之后，所述方法还包括：删除第1至第n个描述符。3.根据权利要求2所述的数据传输方法，其特征在于，解析所述描述符触发信息之后，所述方法还包括：判断用于存储描述符的存储空间的剩余空间是否小于第一预设阈值；其中，在所述剩余空间大于或等于所述第一预设阈值的情况下，执行所述根据解析获得的所述描述符存储地址信息，读取所述CPU中存储的多个描述符，并存储所述多个描述符的步骤。4.根据权利要求3所述的数据传输方法，其特征在于，所述方法还包括：在所述剩余空间小于所述第一预设阈值的情况下，丢弃当前解析获得的所述描述符存储地址信息，启动预先设置的定时器，并将在所述定时器的定时时间内解析获得的描述符存储地址信息丢弃，直到所述定时器的定时时间达到预设时间时，返回判断用于存储描述符的存储空间的剩余空间是否小于第一预设阈值的步骤。5.根据权利要求1所述的数据传输方法，其特征在于，所述描述符触发信息还包括：第一指示信息，所述第一指示信息用于指示所述描述符触发信息是否有效；其中，在解析获得的所述第一指示信息指示所述描述符触发信息有效的情况下，执行所述根据解析获得的所述描述符存储地址信息，读取所述CPU中存储的多个描述符的步骤。6.根据权利要求1所述的数据传输方法，其特征在于，所述描述符还包括描述符有效信号，所述描述符有效信号用于指示所述描述符是否有效；其中，在解析获得的所述第i个描述符包括的描述符有效信号指示所述第i个描述符有效的情况下，执行所述根据解析获得的所述第i个描述符包括的数据搬移时间，将所述CPU中第i个第一目标地址中存储的数据搬移至所述FPGA中的第i个第二目标地址的步骤。7.根据权利要求1所述的数据传输方法，其特征在于，根据解析获得的所述第i个描述符包括的数据搬移时间，将所述CPU中第i个第一目标地址中存储的数据搬移至所述FPGA中的第i个第二目标地址之后，所述方法还包括：
将搬移的数据转换为第一预设格式。8.根据权利要求1所述的数据传输方法，其特征在于，所述方法还包括如下中的至少一个步骤：向所述CPU进行数据上报；接收所述CPU发送的双倍速率同步动态随机存储器DDR访问请求，并根据所述DDR访问请求，向所述CPU发送与所述DDR访问请求关联的数据；接收所述CPU发送的配置参数。9.一种数据传输方法，其特征在于，应用于中央处理器CPU，所述方法包括：向现场可编程逻辑门阵列FPGA发送描述符触发信息；其中，所述描述符触发信息包括描述符存储地址信息，且所述描述符触发信息用于指示所述FPGA根据所述描述符存储地址信息，读取所述CPU中存储的多个描述符。10.根据权利要求9所述的数据传输方法，其特征在于，向所述FPAG发送描述符触发信息，包括：每隔预设时间间隔，向所述FPAG发送所述描述符触发信息。11.一种数据传输装置，其特征在于，应用于现场可编程逻辑门阵列FPGA，所述装置包括：接口转换模块，用于接收中央处理器CPU发送的描述符触发信息，其中，所述描述符触发信息包括描述符存储地址信息；描述符触发信息配置模块，用于解析所述描述符触发信息，获得所述描述符存储地址信息；读描述符模块，用于根据所述描述符触发信息配置模块解析获得的所述描述符存储地址...

【专利技术属性】
技术研发人员：石聪，
申请(专利权)人：大唐移动通信设备有限公司，
类型：发明
国别省市：