用户设计综合方法、装置、设备、介质及产品制造方法及图纸

本申请公开了一种用户设计综合方法、装置、设备、介质及产品，涉及电子设计自动化技术领域。用户设计综合方法包括：获取目标寄存器传输级设计文件和逻辑综合工具支持的标准工艺库集合；解析目标寄存器传输级设计文件，得到多个用户设计模块和每个用户设计模块对应的设计约束；针对第一用户设计模块，从标准工艺库集合中确定满足第一用户设计模块的设计约束的第一标准工艺库，其中，第一用户设计模块为多个用户设计模块中的任一用户设计模块；利用逻辑综合工具和第一标准工艺库对第一用户设计模块进行综合。根据本申请实施例，能够提高工艺库调用效率。提高工艺库调用效率。提高工艺库调用效率。

【技术实现步骤摘要】
用户设计综合方法、装置、设备、介质及产品


[0001]本申请属于电子设计自动化
，尤其涉及一种用户设计综合方法、装置、设备、介质及产品。

技术介绍

[0002]集成电路电子设计自动化（Electronics Design Automation，EDA）工具包括实现工具和验证工具。实现工具用于对用户设计进行综合，得到门级网表（netlist），验证工具用于对用户设计进行验证，检验其正确性。
[0003]相关技术中，通常使用开源的逻辑综合工具作为实现工具。然而逻辑综合工具不能为用户设计的不同设计模块匹配不同的工艺库，造成工艺库调用速度较慢，工艺库调用效率较低。

技术实现思路

[0004]本申请实施例提供一种用户设计综合方法、装置、设备、介质及产品，能够解决工艺库调用效率低的问题。
[0005]第一方面，本申请实施例提供一种用户设计综合方法，包括：获取目标寄存器传输级（register
‑
transfer level，RTL）设计文件和逻辑综合工具支持的标准工艺库集合；解析目标RTL设计文件，得到多个用户设计模块和每个用户设计模块对应的设计约束；针对第一用户设计模块，从标准工艺库集合中确定满足第一用户设计模块的设计约束的第一标准工艺库，其中，第一用户设计模块为多个用户设计模块中的任一用户设计模块；利用逻辑综合工具和第一标准工艺库对第一用户设计模块进行综合。
[0006]第二方面，本申请实施例提供一种用户设计综合装置，包括：获取模块，用于获取目标RTL设计文件和逻辑综合工具支持的标准工艺库集合；解析模块，用于解析目标RTL设计文件，得到多个用户设计模块和每个用户设计模块对应的设计约束；确定模块，用于针对第一用户设计模块，从标准工艺库集合中确定满足第一用户设计模块的设计约束的第一标准工艺库，其中，第一用户设计模块为多个用户设计模块中的任一用户设计模块；综合模块，用于利用逻辑综合工具和第一标准工艺库对第一用户设计模块进行综合。
[0007]第三方面，本申请实施例提供一种电子设备，该电子设备包括：处理器以及存储有计算机程序指令的存储器；处理器执行计算机程序指令时实现第一方面的用户设计综合方法。
[0008]第四方面，本申请实施例提供一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序指令，计算机程序指令被处理器执行时实现第一方面的用户设计综合方法。
[0009]第五方面，本申请实施例提供了一种计算机程序产品，计算机程序产品中的指令由电子设备的处理器执行时，使得电子设备执行如第一方面的用户设计综合方法。
[0010]在本申请实施例中，通过获取目标RTL设计文件和逻辑综合工具支持的标准工艺库集合；解析目标RTL设计文件，得到多个用户设计模块和每个用户设计模块对应的设计约束；针对第一用户设计模块，从标准工艺库集合中确定满足第一用户设计模块的设计约束的第一标准工艺库，其中，第一用户设计模块为多个用户设计模块中的任一用户设计模块；利用逻辑综合工具和第一标准工艺库对第一用户设计模块进行综合。由于按照用户设计模块对应的设计约束确定满足其设计约束的工艺库，即确定出了与用户设计模块匹配的工艺库，使得与用户设计模块匹配的工艺库契合于用户设计模块，能够提高工艺库调用效率和综合结果准确性。
附图说明
[0011]为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0012]图1是本申请实施例提供的用户设计综合方法的流程示意图；图2是本申请实施例提供的用户设计综合的架构示意图；图3是本申请实施例提供的用户设计综合装置的结构示意图；图4是本申请实施例提供的电子设备的结构示意图。
具体实施方式
[0013]下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
[0014]需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0015]下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的用户设计综合方法、装置、设备、介质及产品进行详细地说明。
[0016]图1是本申请实施例提供的用户设计综合方法的流程示意图。如图1所示，用户设
计综合方法可以包括：步骤101：获取目标RTL设计文件和逻辑综合工具支持的标准工艺库集合。
[0017]在本申请实施例的一些可能实现中，本申请实施例中的逻辑综合工具可以为ABC工具，即ABC（Berkeley），其中，ABC工具是加州大学伯克利分校开发的一款逻辑综合工具，具有简单易用的特点。然而，本申请并不限于此，本领域技术人员可以根据实际情况确定具体使用的逻辑综合工具，例如还可以是OSFPGA Yosys（Clifford Wolf）工具、ALSO（Ningbo Univ）工具、QuteRTL工具等。
[0018]在本申请实施例的一些可能实现中，标准工艺库集合是指Liberty标准下的若干不同电压温度等参数条件的工艺库的集合，Liberty标准属于行业标准，因此，Liberty标准下的工艺库具有普遍的适用性。
[0019]步骤102：解析目标RTL设计文件，得到多个用户设计模块和每个用户设计模块对应的设计约束。
[0020]本申请实施例并不对解析目标RTL设计文件，得到多个用户设计模块和每个用户设计模块对应的设计约束所采用的方式进行限定，任何可用的方式均可以应用于本申请实施例中。例如，利用用户设计解析器（DesignParser）进行解析。
[0021]步骤103：针对第一用户设计模块，从标准工艺库集合中确定满足第一用户设计模块的设计约束的第一标准工艺库，其中，第一用户设计模块为多个用户设计模块中的任一用户设计模块。
[0022]在本申请实施例的一些可能实现中，在步骤103中，针对第一用户设计模块，可以遍历标准工艺库集合，依次判断每一个标准工艺库是否满足该第一用户设计模块的设计约束，如果满足，则将标准本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用户设计综合方法，其特征在于，所述方法包括：获取目标寄存器传输级设计文件和逻辑综合工具支持的标准工艺库集合；解析所述目标寄存器传输级设计文件，得到多个用户设计模块和每个所述用户设计模块对应的设计约束；针对第一用户设计模块，从所述标准工艺库集合中确定满足所述第一用户设计模块的设计约束的第一标准工艺库，其中，所述第一用户设计模块为所述多个用户设计模块中的任一用户设计模块；利用所述逻辑综合工具和所述第一标准工艺库对所述第一用户设计模块进行综合。2.根据权利要求1所述的方法，其特征在于，所述利用所述逻辑综合工具和所述第一标准工艺库对所述第一用户设计模块进行综合，包括：对所述第一标准工艺库进行格式转化，得到所述第一标准工艺库对应的第一固有工艺库，其中，所述第一固有工艺库具有所述逻辑综合工具支持的固有格式；利用所述逻辑综合工具和所述第一固有工艺库对所述第一用户设计模块进行综合。3.根据权利要求2所述的方法，其特征在于，所述对所述第一标准工艺库进行格式转化，得到所述第一标准工艺库对应的第一固有工艺库，包括：针对所述第一标准工艺库的组合逻辑单元进行合法性检查；在所述组合逻辑单元通过合法性检查的情况下，对所述组合逻辑单元的功能表达式进行格式转换，得到第一功能表达式，其中，所述第一功能表达式具有所述逻辑综合工具支持的格式；计算所述组合逻辑单元的第一延迟时间，其中，所述组合逻辑单元包括多个输入管脚和至少一个输出管脚，所述第一延迟时间包括每个所述输出管脚相对于每个所述输入管脚的第二延迟时间；根据所述第一功能表达式和所述第一延迟时间，生成所述第一固有工艺库。4.根据权利要求3所述的方法，其特征在于，所述合法性检查包括以下所列项至少其中之一：所述功能表达式包含的变量是否与输入管脚对应；所述功能表达式的格式是否合法；所述功能表达式的运算符是否合法。5.根据权利要求3所述的方法，其特征在于，所述计算所述组合逻辑单元的第一延迟时间，包括：针对第一输入管脚和第一输出管脚，根据所述第一输入管脚的信号转换时间和所述第一输出管脚的负载电容信息，确定所述组合逻辑单元的每个实例相对于所述第一输入管脚和所述第一输出管脚的候选延迟时间，其中，所述第一输入管脚为所述多个输入管脚中的任一输入管脚，所述第一输出管脚为所述至少一个输出管脚中的任一输出管脚；根据所述候选延迟时间，确定所述第一输出管脚相对于所述第一输入管脚的第二延迟时间。6.根据权利要求5所述的方法，其特征在于，所述根据所述第一输入管脚的信号转换时间和所述第一输出管脚的负载电容信息，确定所述组合逻辑单元的每个实例相对于所述第一输入管脚和所述第一输出管脚的候选延迟时间，包括：
获取延迟查找表；在不存在第一实例对应的所述信号转换时间和所述负载电容信息的情况下，查询所述延迟查找表中每一...

【专利技术属性】
技术研发人员：白利琼，
申请(专利权)人：英诺达成都电子科技有限公司，
类型：发明
国别省市：