一种FPGA输入输出模块的内建自测试方法技术

一种ＦＰＧＡ输入输出模块的内建自测试方法，先将ＦＰＧＡ中所有输入输出模块均配置为双向ＩＯ缓冲器作为待测电路，ＦＰＧＡ器件中间部分的逻辑资源配置成测试向量产生电路，ＩＯ缓冲器周围的逻辑资源配置成扫描链结构的输出响应分析电路，测试时，由测试向量产生电路产生伪随机穷举测试向量向每个待测电路施加测试图形；测试向量施加完成后，启动输出响应分析电路的扫描链工作，输出响应分析电路在测试时钟的控制下输出输入输出模块本次配置的内建自测试结果，直到测试覆盖输入输出模块内部的所有资源。本发明专利技术中简化了内建自测试结果取回方式，减少了测试配置次数，在保障１００％的测试覆盖率前提下，降低了测试成本，提高了测试效率。

【技术实现步骤摘要】

本专利技术涉及一种FPGA芯片的测试方法，特别是基于扫描链结构的FPGA 输入输出模块的内建自测试方法。
技术介绍
FPGA测试利用其可重复编程特性，通过多次配置覆盖所有待测资源。对 其测试主要有外测试和内建自测试两种方法，外测试时，FPGA器件;故配置成 相应测试电路，使用外部设备施加测试向量和专用设备分析输出结果，该测试 方法依赖于封装；与外测试相比，内建自测试方法向量施加和响应分析都在内 部完成，不需要专用测试设备和大量管脚，即降低了测试成本，又增加了测试 灵活性。输入输出模块是FPGA中与外部通信的窗口 ，在传统测试方法中往往首先 测试IOB模块，因为只有保证其功能正确才能继续进行其他模块测试。目前， 国外对FPGA逻辑资源的测试进行了研究，提出了基于存储器回读的内建自测 试理i仑，但这些理论设计复杂，测试结果回读、诊断又库毛费额外测试时间，测 试实施的难度较大。国内在这个领域的研究还处于起步阶段，针对主流内建自 测试技术的研究近乎空白，相关成果很少。
技术实现思路
本专利技术的技术解决问题是克服现有技术的不足，提供一种FPGA输入输 出模块的内建自测试方法，本专利技术在输本文档来自技高网...

【技术保护点】
一种ＦＰＧＡ输入输出模块的内建自测试方法，其特征在于包括下列步骤：　（１）将ＦＰＧＡ中所有输入输出模块均配置为双向ＩＯ缓冲器，每个双向ＩＯ缓冲器作为一个待测电路（２２），ＦＰＧＡ器件中间部分的逻辑资源配置成测试向量产生电路（２１），Ｉ Ｏ缓冲器周围的逻辑资源配置成扫描链结构的输出响应分析电路（２３），测试向量产生电路（２１）与每个待测电路（２２）的输入端口相连，相邻两个待测电路（２２）的输出端口分别与输出响应分析电路（２３）的各个输入端口相连组成内建自测试结构；　（ ２）测试时，由测试向量产生电路（２１）产生伪随机穷举测试向量向每个待测电路（２２）施加测试图形；　（３）测试...

【技术特征摘要】

【专利技术属性】
技术研发人员：张志权，文治平，陈雷，李学武，储鹏，张彦龙，
申请(专利权)人：北京时代民芯科技有限公司，中国航天时代电子公司第七七二研究所，
类型：发明
国别省市：11[中国|北京]