本发明专利技术公开了一种SIC MOSFET多管并联均流方法及装置，所述方法包括：采用同一驱动芯片U2通过驱动电阻总分的方式分别与每个SIC MOSFET连接，每个SIC MOSFET单独采样各自分得的驱动电阻进行驱动匹配，从而每个SIC MOSFET上的驱动保持一致；本发明专利技术的优点在于：成本较低、硬件设计简单，均流效果好，有利于大范围推广。广。广。
【技术实现步骤摘要】
一种SIC MOSFET多管并联均流方法及装置
[0001]本专利技术涉及电源
，更具体涉及一种SIC MOSFET多管并联均流方法及装置。
技术介绍
[0002]随着第三代半导体技术的发展，使得目前电源产品领域的应用越来越趋于高频化，体积小型化，但是目前SIC(碳化硅，silicon carbide)模块成本高昂，在高压大电流领域采用多管并联技术成为迫切的需求。但是多管并联的时候存在各SIC MOSFET(金氧半场效晶体管，Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor)之间电流分布不均衡，也即不均流的问题。
[0003]现有技术解决各SIC MOSFET之间不均流的问题的方法，分为以下几种：
[0004]1、采用设计时预留较大裕量，仅靠多个SIC MOSFET自身的阻抗特性去均流；缺点是设计裕量大，造成浪费，成本高昂，自身阻抗均流的话由于各管之间阻抗差异，仍然存在内部不均流的现象，容易炸管。
[0005]2、采用驱动芯片U2采每一路电流，每个SIC MOSFET单独控制，例如中国专利公开号CN113810035A公开的一种碳化硅MOSFET多管并联的控制方法及电路；缺点是硬件设计复杂，MCU芯片要求高，控制算法复杂，成本高昂，不利于推广。
[0006]3、检测每个SIC MOSFET的温度，温度低的采用PWM进行补偿，温度高的PWM保持的方法去修正，例如中国专利公开号CN115173680A公开的多MOSFET并联装置及功率半导体模块；缺点是采样复杂，体积较大，不利于产品的生产。
技术实现思路
[0007]本专利技术所要解决的技术问题在于现有技术MOSFET均流控制方法成本高、硬件设计复杂，从而均流效果不好，不利于推广的问题。
[0008]本专利技术通过以下技术手段实现解决上述技术问题的：一种SIC MOSFET多管并联均流方法，所述方法包括：采用同一驱动芯片U2通过驱动电阻总分的方式分别与每个SIC MOSFET连接，每个SIC MOSFET单独采样各自分得的驱动电阻进行驱动匹配，从而每个SIC MOSFET上的驱动保持一致。
[0009]有益效果：本专利技术同一驱动芯片U2通过驱动电阻总分的方式分别与每个SIC MOSFET连接，使得到每个SIC MOSFET上的驱动基本保持一致，均流效果好，并且每个SIC MOSFET单独采样各自分得的驱动电阻进行驱动匹配，不需要额外的采样控制电路，设计简单，充分利用每个SIC MOSFET的容量，成本低廉，有利于大范围推广。
[0010]进一步地，多个所述SIC MOSFET并联的一端为输入端，多个所述SIC MOSFET并联的另一端为输出端。
[0011]本专利技术还提供应用上述均流方法的SIC MOSFET多管并联均流装置，包括驱动芯片U2、对驱动电阻进行总分的驱动匹配电路以及多个开关工作回路，所述驱动芯片U2的输出
端与驱动匹配电路的输入端连接，驱动匹配电路的输出端分别与多个开关工作回路的输入端连接，多个开关工作回路的输出端各自连接一个待驱动的SIC MOSFET。
[0012]进一步地，所述驱动芯片U2的输出端输出PWM信号，驱动匹配电路接收PWM信号并且输出端通过驱动电阻总分的方式分别与每个开关工作回路连接。
[0013]进一步地，所述驱动匹配电路包括电源管理芯片U1以及多个并联的电阻，多个并联的电阻分别为电阻R7、电阻R4、电阻R94、电阻R93、电阻R92以及电阻R91，所述电源管理芯片U1的第一引脚接电源5V1，电源管理芯片U1的第三引脚接收驱动芯片U2输出的PWM信号，电源管理芯片U1的第四引脚接接地；电源管理芯片U1的第六引脚和第七引脚连接并且与多个并联的电阻的一端连接，多个并联的电阻的另一端分别与每个开关工作回路连接。
[0014]进一步地，所述驱动匹配电路还包括前级滤波单元，所述前级滤波单元包括电阻R5、电容C6、电阻R9以及电容C7，所述电阻R5的一端接收驱动芯片U2输出的PWM信号，电阻R5的另一端、电容C6的一端、电阻R9的一端以及电源管理芯片U1的第三引脚连接，电容C7的一端与电源管理芯片U1的第一引脚连接，电容C6的另一端、电阻R9的另一端、电容C7的另一端、电源管理芯片U1的第二引脚以及电源管理芯片U1的第四引脚均接地。
[0015]进一步地，所述驱动匹配电路还包括后级滤波单元，所述后级滤波单元包括电容C9至电容C11、电容C14至电容C16、极性电容C8、极性电容C13以及电容C76，所述电容C9的一端、电容C10的一端、电容C11的一端、极性电容C8的正极、电容C76的一端均与电源管理芯片U1的第八引脚连接，电容C9的另一端、电容C10的另一端、电容C11的另一端、极性电容C8的负极均与电源端口NA1的一端连接并且分别与电容C14的一端、电容C15的一端、电容C6的一端以及电容C13的正极一一对应的连接，电容C14的另一端、电容C15的另一端、电容C6的另一端以及电容C13的负极均与电源管理芯片U1的第五引脚连接并且与电源端口NA1的另一端以及电源端口NA1
‑
1的一端连接，电源端口NA1的一端接电源+15VA，电源端口NA1
‑
1的另一端接电源
‑
3V0A
‑
1。
[0016]进一步地，所述开关工作回路包括电阻R1至电阻R3、二极管D3、电感L7以及电容C1，所述电阻R1的一端、电阻R2的一端以及二极管D3的阴极均与驱动匹配电路中多个并联的电阻的另一端连接，电阻R1的另一端、电阻R2的另一端、二极管D3的阳极以及电感L7的一端连接，电感L7的另一端、电阻R3的一端、电容C1的一端连接并且与SIC MOSFET的栅极连接，电阻R3的另一端、电容C1的另一端连接并接地。
[0017]本专利技术的优点在于：本专利技术同一驱动芯片U2通过驱动电阻总分的方式分别与每个SIC MOSFET连接，使得到每个SIC MOSFET上的驱动基本保持一致，均流效果好，并且每个SIC MOSFET单独采样各自分得的驱动电阻进行驱动匹配，不需要额外的采样控制电路，设计简单，充分利用每个SIC MOSFET的容量，成本低廉，有利于大范围推广。
附图说明
[0018]图1为现有技术SIC MOSFET多管并联走线方式的示意图；
[0019]图2为本专利技术SIC MOSFET多管并联走线方式的示意图；
[0020]图3为现有技术SIC MOSFET多管并联驱动方式的示意图；
[0021]图4为本专利技术SIC MOSFET多管并联驱动方式的示意图；
[0022]图5为本专利技术实施例所提供的SIC MOSFET多管并联均流装置的整体电路原理图；
[0023]图6为本专利技术实施例所提供的SIC MOSFET多管并联均流装置的其中一部分电路原理图；
[0本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种SIC MOSFET多管并联均流方法，其特征在于，所述方法包括：采用同一驱动芯片U2通过驱动电阻总分的方式分别与每个SIC MOSFET连接，每个SIC MOSFET单独采样各自分得的驱动电阻进行驱动匹配，从而每个SIC MOSFET上的驱动保持一致。2.根据权利要求1所述的一种SIC MOSFET多管并联均流方法，其特征在于，多个所述SIC MOSFET并联的一端为输入端，多个所述SIC MOSFET并联的另一端为输出端。3.应用权利要求1所述均流方法的SIC MOSFET多管并联均流装置，其特征在于，包括驱动芯片U2、对驱动电阻进行总分的驱动匹配电路以及多个开关工作回路，所述驱动芯片U2的输出端与驱动匹配电路的输入端连接，驱动匹配电路的输出端分别与多个开关工作回路的输入端连接，多个开关工作回路的输出端各自连接一个待驱动的SIC MOSFET。4.根据权利要求3所述的SIC MOSFET多管并联均流装置，其特征在于，所述驱动芯片U2的输出端输出PWM信号，驱动匹配电路接收PWM信号并且输出端通过驱动电阻总分的方式分别与每个开关工作回路连接。5.根据权利要求3所述的SIC MOSFET多管并联均流装置，其特征在于，所述驱动匹配电路包括电源管理芯片U1以及多个并联的电阻，多个并联的电阻分别为电阻R7、电阻R4、电阻R94、电阻R93、电阻R92以及电阻R91，所述电源管理芯片U1的第一引脚接电源5V1，电源管理芯片U1的第三引脚接收驱动芯片U2输出的PWM信号，电源管理芯片U1的第四引脚接接地；电源管理芯片U1的第六引脚和第七引脚连接并且与多个并联的电阻的一端连接，多个并联的电阻的另一端分别与每个开关工作回路连接。6.根据权利要求5所述的SIC MOSFET多管并联均流装置，其特征在于，所述驱动匹配电路还包括前级滤波单元，所述前级滤波单元包括电阻R5、电容C6、电阻R9以及电容C7，所述电阻R5的一端接收驱动芯片U2输出...
【专利技术属性】
技术研发人员：张建一，钱正，杨银平，李长江，桂芬，
申请(专利权)人：科威尔技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。