基于忆阻器的高速真随机数发生器及其生成真随机数的方法技术

本发明专利技术提供了一种基于忆阻器的高速真随机数发生器及其生成真随机数的方法。本发明专利技术提供的真随机数发生器包括：忆阻器随机源模块、反馈移位寄存模块、单片机数据采集模块；所述忆阻器随机源模块根据其延迟时间产生随机种子，使得所述反馈移位寄存模块根据种子进一步输出随机数；所述单片机数据采集模块对随机数进行数据采集。通过本发明专利技术可以实现整体随机数发生器的高速和不可预测性，对高速加密的安全系统具有较大贡献。系统具有较大贡献。系统具有较大贡献。

【技术实现步骤摘要】
基于忆阻器的高速真随机数发生器及其生成真随机数的方法


[0001]本专利技术涉及信息安全领域，具体地说是一种基于忆阻器的高速真随机数发生器及其生成真随机数的方法。

技术介绍

[0002]物联网(IoT)是通过信息传感设备将互联网与其他物体相结合的巨大网络，可以随时随地实现人、机、物的信息交换，随着物联网对象数量的急剧增长和全球用户对网络空间的过度使用，现有的硬件基础设施越来越容易受到安全威胁。随机数作为一种现代密码技术在解决信息安全问题上有着非常重要的地位，在数字签名、密钥管理等方面都要用到随机数。因此，通过使用随机数来保障信息安全系统的安全性在一定程度上取决于随机数的随机性和安全性。
[0003]目前，随机数发生器分为两种：伪随机数发生器(Pseudo random Number Generator)和真随机数发生器(True random Number Generator)。其中，伪随机数发生器作为一种基于软件的传统数据保护方法，其产生的随机数是伪随机序列，该序列通过已知名为“种子”的初始值序列和固定算法产生，如果“种子”和算法是公开的，那么在很大程度上能够得到完全相同的随机数，这大大降低了其信息安全的可靠性。真随机数发生器是一种硬件组件，可以根据其固有的随机物理过程，如噪声、振动等生成不可预测的真随机数序列，以完成生成密钥和数据加密的功能，因此解决了伪随机数的周期性问题，对安全性能要求较高的安全系统加密有重要意义。
[0004]物理不可克隆函数(PUF)是一种硬件安全技术，通常用于密码学，具有唯一性、随机性和不可克隆性。真随机数发生器(TRNG)是物理不可克隆函数的重要组成部分，它与伪随机数生成器(PRNG)采用的随机源不同，其利用噪声、震动等不可控因素作为随机数的随机源，其生成的随机数具有真正的随机性。
[0005]忆阻器具有结构简单、易于集成、擦写速度快、功耗低、开关比大、可与互补金属氧化物半导体(CMOS)工艺兼容等优点，已被应用于非易失性存储、类脑器件等领域。早期的TRNG使用非易失性忆阻器的开关电压或电流波动作为随机源，虽然这些方案是可行的，但缺乏真正的随机性。此后研究人员把研究方向转向了易失性忆阻器，根据其延迟时间和弛豫时间作为随机源应用于构造真随机数发生器。
[0006]易失性忆阻器会在去除外部激励后经过一段时间自发地从低阻态(LRS)返回到高阻态(HRS)。这种电导变化的动态与离子迁移、热效应和电子效应有关，可以通过外部电压幅度、脉冲宽度、环境温度等进行调制。易失性电阻切换现象的独特延迟和弛豫时间响应使易失性忆阻器适用于电子领域的各种应用，其中包含用于存储器的访问设备、用于神经形态计算的神经/突触组件以及用于硬件安全的随机源。
[0007]传统集成电路中基于忆阻器的真随机数发生器大多使用两个阈值开关器件并联，施加脉冲刺激后读出其电阻所占电压进行比较，但这种方式依赖于参考电压的精度，若参考电压精度不够，则会影响生成随机二进制数的概率。参考电压容易受到集成电路工艺、电
压、温度等因素的影响而变化，如果利用带隙基准电路生成的高精度参考电压又会占用大量电路开销。
[0008]除此之外，传统的真随机数发生器虽然对输出进行了乱序处理，但是前后数之间还是具有一定的关系，难以做到真正的随机。传统的真随机数发生器为达到不同的随机序列，需要通过修改抽头位置来增加电路的复杂性，对于随机数比特位固定且抽头位置可变化数量固定的电路而言，其产生的随机数序列的数量也是固定的，因此采用这种方式来增加随机序列的能力也是有限的。

技术实现思路

[0009]本专利技术的目的是提供一种基于忆阻器的高速真随机数发生器及其生成真随机数的方法，该真随机数发生器能够生成任意长度的随机二进制数，且电路结构仅使用逻辑门和移位寄存器组成，结构简单，其随机数序列生成速度明显变快。
[0010]本专利技术是这样实现的：一种基于忆阻器的高速真随机数发生器，所述真随机数发生器包括由串联结构的忆阻器及电阻组成的随机源模块、反馈移位寄存模块和单片机数据采集模块；所述随机源模块为所述反馈移位寄存模块提供随机种子，由于所述随机源模块其忆阻器的延迟时间具有随机性，因此将经延迟时间产生的随机序列作为输入通过所述反馈移位寄存模块进一步产生随机性更高的序列。
[0011]在随机源模块中，串联结构中的忆阻器连接脉冲发生器，所述反馈移位寄存模块接收时钟信号。
[0012]本专利技术中的忆阻器结构为Ag/SiN
x
/n
‑
Si，该忆阻器具有典型的阈值特性，其延迟时间在47ns左右。脉冲发生器的序列脉冲作用在忆阻器上使其进行阻态翻转，其阻态翻转产生前的延迟时间作为反馈移位寄存模块的随机种子，经过延迟时间后忆阻器高低阻态代表的逻辑电平引入反馈移位寄存模块。
[0013]所述反馈移位寄存模块包括由异或门和非门组成的反馈模块以及由多个依次连接的触发器组成的移位寄存器，前一级的触发器的输出端连接后一级的触发器的输入端，反馈模块的输出端连接最左端触发器的输入端(即所述移位寄存器的输入端)。
[0014]所述反馈模块包括异或门和非门，所述异或门具有第一输入端以及第二输入端，所述第一输入端与忆阻器输入信号或者某一触发器的输出端相连，所述第二输入端与某一触发器的输出端或某一异或门的输出端相连；所述非门输入端与一所述异或门输出端相连，其输出端与移位寄存器输入端相连，可以有效防止所述移位寄存器锁存。
[0015]所述反馈模块被配置为：接收所述随机源模块所产生的随机种子，将所述随机种子与触发器的输出端作为所述反馈模块的输入进行线性运算并连接移位寄存器最后输出，随机种子的参与将原本由异或门和非门组成的线性反馈函数变成了非线性的，增加了数据的随机性。
[0016]若忆阻器为高阻态，与之串联的相应电阻分压很小，输出逻辑低电平；若忆阻器为低阻态，相应电阻分压很大，输出逻辑高电平。
[0017]单片机数据采集模块被配置为：利用单片机采集输出端的电平信号。通过对时钟信号进行边沿检测，在上升沿时采集本专利技术整体电路第一输出端OUT1的输出电平，在下降沿时采集本专利技术整体电路第二输出端OUT2的输出电平，并保存到文本文件当中以便后续使
用。
[0018]下面详细介绍本专利技术的电路结构。
[0019]具体地，本专利技术所提供的真随机数发生器包括串联结构的忆阻器M1及电阻，所述串联结构中的忆阻器M1连接电压信号源；电阻连接地线；所述电阻与忆阻器M1的连接端连接异或门XOR1的第一输入端，异或门XOR1的第二输入端连接异或门XOR2的输出端，异或门XOR1的输出端连接非门NOT1，非门NOT1将信号反相后输入到由四个D触发器组成的第一移位寄存器中。第一移位寄存器的第三输出端连接异或门XOR2的第一输入端，第一移位寄存器的第四输出端连接端异或门XOR3的第一输入端，同时第一移位寄存器的第四输出端也是整体电路的第一输出端OUT1。
[0020]为了增加电路输出随机序列的随机性，本专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于忆阻器的高速真随机数发生器，其特征是，包括第一忆阻器、第一反馈模块和第一移位寄存器；第一忆阻器的一端连接脉冲发生器，第一忆阻器的另一端连接第一电阻的一端，第一电阻的另一端接地线；第一忆阻器与第一电阻的连接端通过第一反馈模块与第一移位寄存器相接，第一移位寄存器由若干个依序连接的触发器构成，第一移位寄存器的输出端又连接第一反馈模块的输入端，第一反馈模块是由异或门和非门构成的反馈电路。2.根据权利要求1所述的基于忆阻器的高速真随机数发生器，其特征是，所述第一移位寄存器包括四个依序连接的D触发器，且前一D触发器的输出端连接与其相邻的下一D触发器的数据信号输入端，四个D触发器的时钟信号输入端均连接CLK时钟信号。3.根据权利要求2所述的基于忆阻器的高速真随机数发生器，其特征是，所述第一反馈模块包括第一异或门、第二异或门、第三异或门和第一非门；第一忆阻器与第一电阻的连接端连接第一异或门的第一输入端，第一异或门的第二输入端连接第二异或门的输出端，第一异或门的输出端连接第一非门的输入端，第一非门的输出端连接第一移位寄存器中的第一个D触发器的数据信号输入端；第一移位寄存器中的第三个D触发器的输出端连接第二异或门的第一输入端，第一移位寄存器中的第四个D触发器的输出端连接第三异或门的第一输入端，同时第一移位寄存器中的第四个D触发器的输出端也作为第一输出端OUT1。4.根据权利要求3所述的基于忆阻器的高速真随机数发生器，其特征是，还包括第二忆阻器、第二反馈模块和第二移位寄存器；第二忆阻器与第二电阻串联，第二忆阻器经第二电阻分压后通过第二反馈模块与第二移位寄存器相接，第二移位寄存器由若干个依序连接的触发器构成，第二移位寄存器的输出端又连接第二反馈模块的输入端，同时，第二移位寄存器的输出端还与第三异或门的第二输入端相接；第一输出端OUT1与第二反馈模块相接，第二反馈模块是由异或门和非门构成的反馈电路。5.根据权利要求4所述的基于忆阻器的高速真随机数发生器，其特征是，所述第二移位寄存器包括四个依序连接的D触发器，且前一D触发器的输出端连接与其相邻的下一D触发器的数据信号输入端；CLK时钟信号经第三非门后连接第...

【专利技术属性】
技术研发人员：闫小兵，关志远，张紫璇，方子良，
申请(专利权)人：河北大学，
类型：发明
国别省市：