用于通用串行总线(USB)类型-C端口的功率管理制造技术

用于USB系统的功率管理方案。对于具有重定时器的移动系统，在功率递送(PD)控制器、重定时器、以及嵌入式控制器(EC)之间使用握手，使得PD控制器可以在TBT/USB4链路处于低功率(CLd/U3)状态之后并且在系统低功率转换期间结束USB

【技术实现步骤摘要】
【国外来华专利技术】用于通用串行总线(USB)类型
‑
C端口的功率管理
[0001]相关申请
[0002]本申请要求于2020年12月22日递交的、标题为“POWER MANAGEMENT FOR UNIVERSAL SERIAL BUS(USB)TYPE
‑
C PORT(用于通用串行总线(USB)类型
‑
C端口的功率管理)”的美国申请17/131533的优先权。

技术介绍

[0003]通用串行总线(USB)端口广泛用于各种类型的计算设备。USB电路(例如，耳机、闪存驱动器)经由USB线缆连接到计算设备(例如，笔记本电脑、台式机)。可能希望(例如)在耦合到USB电路的计算设备进入低功率状态时，通过(例如)将USB电路的一个或多个组件转换到睡眠模式或低功率状态来节省功率。
[0004]USB类型
‑
C(Type
‑
C)连接器提供支持显示、功率、和数据的功能，所有这些功能都在单个线缆/连接器中。在一些实施例中，USB Type
‑
C端口电路可以包括主板组件，例如，这些组件可能不是功率优化的。这些组件可能在低功率系统状态期间导致不小的功耗，从而对移动系统的长电池寿命造成问题。
附图说明
[0005]根据以下给出的详细描述以及本公开的各种实施例的附图，将更充分地理解本公开的实施例。然而，尽管附图有助于解释和理解，但它们只是一种帮助，而不应被视为将本公开限制于本文描绘的具体实施例。
[0006]图1示出了根据一些实施例的具有针对具有EC和重定时器的系统的内置时序图的流程图——USB4链路CLd或USB4链路U3进入流。
[0007]图2示出了根据一些实施例的具有针对具有EC和重定时器的系统的内置时序图的流程图——USB4链路CLd或USB4链路U3退出流。
[0008]图3示出了根据一些实施例的具有用于对USB Type
‑
C端口进行节流的重定时器的系统。
[0009]图4示出了根据一些实施例的具有针对具有EC但不具有重定时器的系统的内置时序图的流程图——的USB4链路CLd或USB3链路U3进入流。
[0010]图5示出了根据一些实施例的具有针对具有EC但不具有重定时器的系统的内置时序图的流程图——USB4链路CLd或USB4链路U3退出流。
[0011]图6示出了根据一些实施例的用于对USB Type
‑
C端口进行节流的系统(没有重定时器)。
[0012]图7示出了根据一些实施例的用于对USB Type
‑
C端口进行节流的系统(没有重定时器且没有EC)。
[0013]图8示出了根据一些实施例的具有在没有EC的情况下针对RTD3进入或低功率系统转换期间的BIOS PD握手的内置时序图的流程图。
[0014]图9示出了根据一些实施例的具有在使能PS_ON撤销且没有EC的情况下针对RTD3
进入或低功率系统转换期间的BIOS PD握手的内置时序图的流程图。
[0015]图10示出了根据一些实施例的具有在没有EC的情况下针对RTD3退出低功率系统转换期间的BIOS PD握手的内置时序图的流程图。
[0016]图11示出了根据一些实施例的具有在具有EC但不具有重定时器的情况下针对RTD3进入或低功率系统转换期间的BIOS PD握手的内置时序图的流程图。
[0017]图12示出了根据一些实施例的显示用于不具有EC的系统的Sx解决方案的时序图。
[0018]图13示出了根据一些实施例的显示用于不具有EC的系统的S0ix解决方案的时序图。
[0019]图14示出了显示EC在链路低功率或系统Sx/S0ix状态下进行Type
‑
C功率聚合的时序图。
[0020]图15示出了根据一些实施例的具有增强平台性能并改善电池寿命的装置的计算机系统或计算设备。
具体实施方式
[0021]USB
‑
C和雷电(Thunderbolt，TBT)技术在过去几年得到了快速发展并且被行业适配。USB4使用相同的线缆和连接器技术在主机计算机和各种可同时访问的外围设备之间进行数据交换。USB4有望实现USB
‑
C技术在消费产品的所有细分领域的快速适配。
[0022]USB3定义了四种链路功率状态——U0、U1、U2、和U3。U0是用于数据传输的活动状态。在这种状态下，USB设备和线缆完全通电。U1是具有快速恢复的待机状态。在U1状态下没有数据传输并且消耗的功率小于U0。如果没有总线活动，则主机/设备可以发出进入U1状态的请求。另一方可以接受或拒绝该请求。如果另一方接受，则链路进入U1状态。否则，它保持在U0状态。随后，如果任何链路方请求访问链路，则它发送U1低频周期性信令(LFPS)退出命令以退出U1状态。最后，链路从U1返回到U0。从U1到U0的转换时间在若干微秒的范围内。U2是具有缓慢恢复的待机状态。链路方可以通过两种方式进入U2状态：从U0状态进入U2状态，和从U1状态进入U2状态。U3状态是暂停(suspend)状态。这是最高的链路功率节省状态。主机请求设备进入U3状态。设备必须接受请求并进入U3状态。主机或设备可以从U3状态退出到U0状态。从U3到U0的转换时间在若干毫秒内。
[0023]USB传统设备、USB4或TBT总线供电的外围设备在连接到移动和桌面系统时，应遵守USB实施者论坛(USB
‑
IF)开发的标准USB规范，以满足暂停功率要求。在移动和桌面系统中，当连接端口上的链路状态处于其最低功率状态(例如，CLd或U3)时，有机会利用底层的动态平台和热框架(DPTF)来提高处理器性能，并保护电池在增强(Turbo)模式事件中不会压力过大。这将最大限度地提高片上系统(SoC)性能，并防止平台的功率递送解决方案在链路处于其最低功率状态时压力过大。
[0024]在CLd状态下，USB4通道适配器发送块和接收块处于禁用状态。这是链接初始化之前的默认状态。在这种状态下，USB4设备断开连接或系统进入低功率状态。这里，通道适配器是与通道接口的适配器。USB4端口包含两个通道适配器——通道0适配器和通道1适配器。这里，术语“通道”是指在两个USB4设备之间提供通信的高速差分信令对。
[0025]在桌面平台(需要在S0ix或Sx期间转换到备用轨道以实现PS_ON)上，可以使用本文提出的相同机制来满足加州能源委员会(CEC)的要求。这里，S0ix状态表示驻留在SoC空
闲待机功率状态。S0ix状态在SoC的某个部分未使用时关断该部分。当SoC内部的特定条件被实现时，S0ix状态被触发。例如，当某些组件处于低功率状态时，S0ix状态被触发。SoC在最深(例如，S0i3)状态下消耗的功率最小。SoC功率状态也由高级配置和功率接口(ACPI)规范定义的。
[0026]今天，在接收方连接上，功率递本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种装置，包括：功率递送控制器；以及重定时器，耦合到所述功率递送控制器，其中，所述功率递送控制器耦合到设备连接器，所述设备连接器被配置为耦合到电源设备或功率接收设备，其中，当所述设备连接器与所述电源设备或所述功率接收设备之间的链路处于禁用唤醒的低功率状态时，所述重定时器生成对所述功率递送控制器的中断。2.根据权利要求1所述的装置，其中，所述重定时器推迟传播任何主机发起的或设备发起的唤醒，直到所述中断被清除为止。3.根据权利要求1所述的装置，其中，所述功率递送控制器读取状态寄存器位，以确认所述链路已进入所述低功率状态。4.根据权利要求1所述的装置，其中，所述功率递送控制器用于缩减与所述功率接收设备的功率契约，以允许所述功率接收设备汲取暂停电流。5.根据权利要求4所述的装置，其中，所述功率递送控制器用于向嵌入式控制器发送关于所述功率契约的通知。6.根据权利要求5所述的装置，其中，所述嵌入式控制器用于聚合来自包括所述设备连接器在内的一个或多个连接器的所有功率，并向处理器更新PL4偏移。7.根据权利要求6所述的装置，其中，所述嵌入式控制器清除警报中断，并向所述功率递送控制器通知所述PL4偏移的变化。8.根据权利要求7所述的装置，其中，所述功率递送控制器更新所述重定时器中的重定时器连接状态寄存器位，并且因此，所述重定时器确认与所述设备的所述功率契约的下降。9.根据权利要求8所述的装置，其中，所述重定时器读取所述重定时器连接状态寄存器，并清除对所述功率递送控制器的所述中断。10.根据权利要求9所述的装置，其中，所述功率递送控制器清除所述重定时器连接状态寄存器位。11.根据权利要求10所述的装置，其中，所述重定时器移除对传播任何主机发起的或设备发起的唤醒的任何推迟。12.根据权利要求1到11中任一项所述的装置，其中，所述低功率状态是U3或CLd状态之一。13.根据权利要求1...

【专利技术属性】
技术研发人员：文卡塔拉马尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：