带隙基准电路及芯片制造技术

本公开涉及一种带隙基准电路及芯片，启动电路为带隙基准电路提供启动电路，以使带隙基准电路可正常启动并在启动后正常工作。所述带隙基准电路包括：电源，带隙基准核心电路和启动电路，所述启动电路与所述带隙基准核心电路相连，所述电源分别与所述启动电路以及所述带隙基准核心电路相连；所述启动电路用于为所述带隙基准核心电路提供启动电流，控制所述带隙基准核心电路中的第一晶体管和第二晶体管处于导通状态，并在所述带隙基准核心电路正常启动时自动断开。动时自动断开。动时自动断开。

【技术实现步骤摘要】
带隙基准电路及芯片


[0001]本公开涉及模拟集成电路涉及，具体地，涉及一种带隙基准电路及芯片。

技术介绍

[0002]在光伏用电力线载波通信芯片中，需要产生参考电压为ADC(Analog To Digital Converter，模拟数字转换器)提供基准，为LDO(Low
‑
Dropout Regulator，低压差线性稳压器)或者DCDC(DC
‑
to
‑
DC Converter，直流变换器)提供基准电压。作为一个通用模块，带隙基准电路用于产生与电路温度系数、供电电压以及其他参数无关的基准电压。随着集成电路的功耗的降低，芯片的工作电压也降低，使得低压电流模带隙基准可以产生小于1V的参考电压，扩大了低电压电流模带隙基准的应用范围。
[0003]但现有的低电源电压结构的带隙基准电路需要给两个PNP支路并联两个完全相同的电阻，使带隙基准电路存在多个稳定工作点：PMOS电流镜完全无电流，PNP1和PNP2不完全导通以及正常工作态。

技术实现思路

[0004]本公开的目的是提供一种带隙基准电路及芯片，启动电路为带隙基准电路提供启动电路，以使带隙基准电路可正常启动并在启动后正常工作。
[0005]为了实现上述目的，第一方面，本公开提供一种带隙基准电路，所述电路包括：电源，带隙基准核心电路和启动电路，所述启动电路与所述带隙基准核心电路相连，所述电源分别与所述启动电路以及所述带隙基准核心电路相连；
[0006]所述启动电路用于为所述带隙基准核心电路提供启动电流，控制所述带隙基准核心电路中的第一晶体管和第二晶体管处于导通状态，并在所述带隙基准核心电路正常启动时自动断开。
[0007]可选地，所述启动电路包括第一电流镜电路和比较器电路，所述第一电流镜电路与所述比较器电路相连；
[0008]所述比较器电路用于控制所述第一电流镜电路的通断；
[0009]所述第一电流镜电路用于根据所述电源输出的电流生成第一镜像电流，并为所述带隙基准核心电路提供所述第一镜像电流，控制所述带隙基准核心电路中的第一晶体管和第二晶体管处于导通状态。
[0010]可选地，所述第一电流镜电路包括：第一电流镜、第一NMOS管、第二电流镜以及第四PMOS管；
[0011]其中，所述第一电流镜包括第二NMOS管和第三NMOS管，所述第一NMOS管的栅极与所述比较器电路输出端相连，所述第一NMOS管的漏极与所述第二NMOS管的漏极、所述第二NMOS管的栅极、所述第三NMOS管的栅极以及所述第四PMOS管的漏极相连，所述第一NMOS管的源极、所述第二NMOS管的源极以及所述第三NMOS管的源极接地；
[0012]所述第二电流镜包括第五PMOS管和第六PMOS管，所述第三NMOS管的漏极与所述第
五PMOS管的栅极、所述第六PMOS管的栅极以及所述第六PMOS管的漏极相连，所述第五PMOS管的源极、所述第六PMOS管的源极以及所述第四PMOS管的源极与所述电源相连。
[0013]可选地，所述第一电流镜电路包括：第三电流镜、第四NMOS管、第七PMOS管以及反相器；
[0014]其中，所述第三电流镜包括第五PMOS管和第六PMOS管，所述第四NMOS管的漏极与所述第五PMOS管的栅极、所述第六PMOS管的栅极、所述第六PMOS管的漏极以及所述第七PMOS管的漏极相连，所述第五PMOS管的源极、所述第六PMOS管的源极、所述第七PMOS管的源极以及所述第四NMOS管的栅极与所述电源相连，所述第四NMOS管的源极接地，所述第七PMOS管的栅极与所述反相器的输出端相连；
[0015]所述反相器的输入端与所述比较器电路的输出端相连。
[0016]可选地，所述比较器电路包括：第二电流镜电路、差分电路以及电流源，所述电流源、所述第二电流镜电路以及所述差分电路依次相连；
[0017]所述第二电流镜电路用于根据所述电流源输出的电流生成第二镜像电流，并为所述差分电路提供所述第二镜像电流；
[0018]所述差分电路用于根据所述第二镜像电流生成迟滞电压，并根据所述迟滞电压为所述带隙基准核心电路提供迟滞电流。
[0019]可选地，所述差分电路包括PMOS差分对管、NMOS差分对管、第八PMOS管以及第五NMOS管；
[0020]所述PMOS差分对管的栅极与所述第五NMOS管的栅极相连，并作为所述比较器电路的正极输入，所述NMOS差分对管的栅极与所述第八PMOS管的栅极相连，并作为所述比较器电路的负极输入。
[0021]可选地，所述PMOS差分对管包括第九PMOS管和第十PMOS管，所述第九PMOS管的宽长比与所述第八PMOS管的宽长比一致；
[0022]所述NMOS差分对管包括第六NMOS管和第七NMOS管，所述第六NMOS管的宽长比与所述第五NMOS管的宽长比一致；
[0023]其中，所述第八PMOS管的栅极与所述第六NMOS管的栅极、所述第七NMOS管的栅极相连，并作为所述比较器电路的负极输入，所述第九PMOS管的栅极与所述第十PMOS管的栅极、所述第五NMOS管的栅极相连，并作为所述比较器电路的正极输入。
[0024]可选地，所述第二电流镜电路包括第四电流镜和第五电流镜；
[0025]所述第四电流镜用于根据所述电流源输出的电流生成中间镜像电流并输入给所述第五电流镜；
[0026]所述第五电流镜用于根据所述中间镜像电流以及所述第一镜像电流生成第二镜像电流，并为所述PMOS差分对管提供所述第二镜像电流。
[0027]可选地，所述第二电流镜电路包括第六电流镜和第七电流镜；
[0028]所述第六电流镜用于根据所述电流源输出的电流生成第三镜像电流，并为所述PMOS差分对管提供所述第三镜像电流；
[0029]所述第七电流镜用于根据所述第一镜像电流生成第四镜像电流，并为所述NMOS差分对管提供所述第四镜像电流；
[0030]所述第二镜像电流包括所述第三镜像电流与所述第四镜像电流。
[0031]第二方面，本公开提供一种芯片，包括第一方面所述的带隙基准电路。
[0032]通过上述技术方案，启动电路为带隙基准核心电路提供启动电流，控制带隙基准核心电路中的第一晶体管和第二晶体管处于导通状态，保证带隙基准电路正常启动后进入正常工作模式。
[0033]本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
[0034]附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
[0035]图1是现有的带隙基准电路的电路图。
[0036]图2是根据本公开示例性实施例示出的一种带隙基准电路的示意图。
[0037]图3是根据本公开示例性实施例示出的一种带隙基准电路的电路图。
[0038]图4是根据本公开示例本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带隙基准电路，其特征在于，所述电路包括：电源，带隙基准核心电路和启动电路，所述启动电路与所述带隙基准核心电路相连，所述电源分别与所述启动电路以及所述带隙基准核心电路相连；所述启动电路用于为所述带隙基准核心电路提供启动电流，控制所述带隙基准核心电路中的第一晶体管和第二晶体管处于导通状态，并在所述带隙基准核心电路正常启动时自动断开。2.根据权利要求1所述的带隙基准电路，其特征在于，所述启动电路包括第一电流镜电路和比较器电路，所述第一电流镜电路与所述比较器电路相连；所述比较器电路用于控制所述第一电流镜电路的通断；所述第一电流镜电路用于根据所述电源输出的电流生成第一镜像电流，并为所述带隙基准核心电路提供所述第一镜像电流，控制所述带隙基准核心电路中的第一晶体管和第二晶体管处于导通状态。3.根据权利要求2所述的带隙基准电路，其特征在于，所述第一电流镜电路包括：第一电流镜、第一NMOS管、第二电流镜以及第四PMOS管；其中，所述第一电流镜包括第二NMOS管和第三NMOS管，所述第一NMOS管的栅极与所述比较器电路输出端相连，所述第一NMOS管的漏极与所述第二NMOS管的漏极、所述第二NMOS管的栅极、所述第三NMOS管的栅极以及所述第四PMOS管的漏极相连，所述第一NMOS管的源极、所述第二NMOS管的源极以及所述第三NMOS管的源极接地；所述第二电流镜包括第五PMOS管和第六PMOS管，所述第三NMOS管的漏极与所述第五PMOS管的栅极、所述第六PMOS管的栅极以及所述第六PMOS管的漏极相连，所述第五PMOS管的源极、所述第六PMOS管的源极以及所述第四PMOS管的源极与所述电源相连。4.根据权利要求2所述的带隙基准电路，其特征在于，所述第一电流镜电路包括：第三电流镜、第四NMOS管、第七PMOS管以及反相器；其中，所述第三电流镜包括第五PMOS管和第六PMOS管，所述第四NMOS管的漏极与所述第五PMOS管的栅极、所述第六PMOS管的栅极、所述第六PMOS管的漏极以及所述第七PMOS管的漏极相连，所述第五PMOS管的源极、所述第六PMOS管的源极、所述第七PMOS管的源极以及所述第四NMOS管的栅极与所述电源相连，所述第四NMOS管的源极接地，所述第七PMOS管的栅极与所述反相器的输出端相连；所述反相器的输入端与所述比较器电路的输出端相连。5.根据权利要求2
...

【专利技术属性】
技术研发人员：王本川，黄强，王彦浩，
申请(专利权)人：北京思凌科半导体技术有限公司，
类型：发明
国别省市：