具有交联鳍布置的垂直场效应晶体管制造技术

一种半导体结构及其制造方法，包括：半导体衬底，具有最上表面；以及位于半导体衬底的最上表面上的鳍结构，鳍结构包括垂直于半导体衬底的最上表面延伸的n个第一区域以及在n个第一区域中的每个第一区域之间延伸并连接n个第一区域中的每个第一区域并且平行于半导体衬底的最上表面的n

【技术实现步骤摘要】
【国外来华专利技术】具有交联鳍布置的垂直场效应晶体管

技术介绍

[0001]本专利技术总体上涉及半导体器件领域，并且更具体地涉及在垂直场效应晶体管(VFET)中制造交联鳍结构。
[0002]已经追求VFET作为用于将互补金属氧化物半导体(CMOS)缩放至5纳米(nm)节点及以上的潜在器件选项。与平面CMOS器件相反，VFET与从衬底向上延伸的垂直鳍或纳米线垂直地定向。鳍部或纳米线形成晶体管的沟道区域。源极区域和漏极区域被定位成与沟道区域的顶端和底端电接触，而栅极被设置在鳍状物或纳米线侧壁中的一个或多个上。因此，在VFET中，源极区域与漏极区域之间的电流的流动方向垂直于基板的主表面。
[0003]VFET结构的优点包括改善的静电以及增加在给定装置覆盖区中可用的有效宽度(W
eff
)的量的能力。由于量子效应、图案化工艺实际以及接触架构限制的组合，鳍宽度和鳍节距的持续缩放可能存在许多挑战。为了改善W
eff
而不损害面积缩放，已经考虑具有不同形状的鳍结构。为了改善W
eff
，已经实现了C形、Pi形和U形鳍结构。然而，它们的设计不本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体结构，包括：半导体衬底，所述半导体衬底具有最上表面；以及在所述半导体衬底的所述最上表面上的鳍结构，所述鳍结构包括垂直于所述半导体衬底的所述最上表面延伸的n个第一区域以及在所述n个第一区域中的每个第一区域之间延伸并且连接所述n个第一区域中的每个第一区域并且平行于所述半导体衬底的所述最上表面的n
‑
1个第二区域，其中，n≥3。2.根据权利要求1所述的半导体结构，进一步包括：在所述半导体衬底的所述最上表面上的多个鳍结构，所述多个鳍结构包括在垂直于所述半导体衬底的所述最上表面的方向上延伸并且彼此平行的一个或多个第一区域，所述一个或多个第一区域中的至少两个通过在平行于所述半导体衬底的所述最上表面的方向上在所述一个或多个第一区域中的所述至少两个之间延伸的第二区域连接。3.根据权利要求2所述的半导体结构，其中，由所述第二区域连接的所述至少两个第一区域限定所述半导体结构中的交联鳍结构。4.根据权利要求2所述的半导体结构，其中，所述一个或多个第一区域中的未通过所述第二区域连接的至少一个限定单个鳍架构。5.一种形成半导体结构的方法，包括：在半导体衬底的最上表面上形成硬掩模层；将图案转印到所述硬掩模层，从而限定多个鳍结构；以及根据所转印的图案在所述半导体衬底的所述最上表面上形成所述多个鳍结构，所述多个鳍结构包括在垂直于所述半导体衬底的所述最上表面的方向上延伸并且彼此平行的一个或多个垂直区域，所述一个或多个垂直区域中的至少两个垂直区域由在所述至少两个垂直区域之间在平行于所述半导体衬底的所述最上表面的方向上延伸的水平区域连接。6.根据权利要求5所述的方法，其中，由所述水平区域连接的两个或更多个垂直区域在所述半导体结构中限定交联鳍结构。7.根据权利要求5所述的方法，其中，没有被所述水平区连接的所述一个或多个垂直区中的至少一个限定单个鳍架构。8.根据权利要求5所述的方法，进一步包括：在所述硬掩模层上形成第一芯轴阵列；以及在所述硬掩模层上形成第二芯轴阵列。9.根据权利要求8所述的方法，进一步包括：在所述第一芯轴阵列和所述第二芯轴阵列中的每一个的相对的纵向侧壁上形成第一侧壁图像转印间隔体；以及在所述第一芯轴阵列和所述第二芯轴阵列中的每一个的相对的横向侧壁上形成第二侧壁图像转印间隔体。10.根据权利要求9所述的方法，其中，所述第一侧壁图像转印间隔体包括SiCO，并且所述第二侧壁图像转印间隔体包括Ti。11.根据权利要求10所述的方法，进一步包括：形成有机平坦化层，所述有机平坦化层基本上覆盖所述第一芯轴阵列、所述第一侧壁图像转印间隔体、所述第二芯轴阵列和所述第二侧壁图像转印间隔体；以及
刻蚀所述有机平坦化层，以在所述第二侧壁图像转印间隔体的选择区域形成过...

【专利技术属性】
技术研发人员：I，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：