一种基于门控环振的时间域ADC制造技术

本发明专利技术涉及一种基于门控环振的时间域ADC，包括：VTC电路和TDC电路；VTC电路将输入的差分电压信号转化为差分阶跃信号输入至后级的TDC电路；TDC电路包括：使能信号产生电路、动态比较器、门控环形振荡器、DFF寄存器电路和数字译码电路；使能信号产生电路根据差分阶跃信号产生使能信号，控制门控环形振荡器的开闭；动态比较器判别差分阶跃信号得到符号位Sign；门控环形振荡器产生TDC电路量化的时间基准，输出数字码；DFF寄存器电路在使能结束后对数字码进行寄存，得到寄存数字码；数字译码电路对符号位Sign和寄存数字码进行逻辑译码，得到时间域ADC的量化结果，并对其进行输出。本发明专利技术的门控环形振荡器只工作在使能信号EN有效时，降低了时间域ADC的功耗。降低了时间域ADC的功耗。降低了时间域ADC的功耗。

【技术实现步骤摘要】
一种基于门控环振的时间域ADC


[0001]本专利技术属于数据通信
，具体涉及一种基于门控环振的时间域ADC。

技术介绍

[0002]时间域折叠模数转换器(Analog
‑
to
‑
Digital Converter，ADC)是实现超高速，低功耗ADC的一种有效的架构，由电压时间转换电路(Voltage
‑
to
‑
Time Converter，VTC)和时间数字转换电路(Time
‑
to
‑
Digital Converter，TDC)两部分组成。它的工作过程可以分为两个阶段：首先电压时间转换电路完成对输入信号的采样，并将其转化为一个时间脉冲，脉冲的宽度正比于采样得到的电压值；然后时间数字转换电路利用其自身产生的时间基准，完成对脉冲宽度的测量，并最终得到数字编码。在传统的基于环形振荡器的时间数字转换器中，环形振荡器一直会工作在自由振荡的状态，这会使得采用此种结构的TDC功耗非常大，进而导致时间域ADC的功耗很大。r/>
技术实现思路
<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于门控环振的时间域ADC，其特征在于，包括：VTC电路(10)和TDC电路(20)；所述VTC电路(10)将输入的差分电压信号转化为差分阶跃信号输入至后级的TDC电路(20)；其中，所述TDC电路(20)包括：使能信号产生电路(30)、动态比较器(40)、门控环形振荡器(50)、DFF寄存器电路(60)和数字译码电路(70)；所述使能信号产生电路(30)的输入端连接所述VTC电路(10)的输出端，所述使能信号产生电路(30)的输出端连接所述门控环形振荡器(50)的输入端；所述门控环形振荡器(50)的输出端连接所述DFF寄存器电路(60)的输入端；所述动态比较器(40)的输入端连接所述VTC电路(10)的输出端；所述数字译码电路(70)的输入端分别连接所述动态比较器(40)的输出端和所述DFF寄存器电路(60)的输出端；所述使能信号产生电路(30)用于根据所述差分阶跃信号产生使能信号，以控制所述门控环形振荡器(50)的开闭；所述动态比较器(40)用于判别所述差分阶跃信号得到符号位Sign；所述门控环形振荡器(50)用于产生所述TDC电路(20)量化的时间基准，输出反映所述差分阶跃信号时间间隔的数字码；所述DFF寄存器电路(60)用于在使能结束后对所述数字码进行寄存，得到寄存数字码；所述数字译码电路(70)用于对所述符号位Sign和所述寄存数字码进行逻辑译码，得到时间域ADC的量化结果，并对其进行输出。2.根据权利要求1所述的基于门控环振的时间域ADC，其特征在于，所述VTC电路(10)通过低失配恒定电流源对输入的所述差分电压信号充电，将其转换为差分阶跃信号，所述差分阶跃信号包括：正相差分阶跃信号(Vop)和反相差分阶跃信号(Von)；所述正相差分阶跃信号(Vop)和所述反相差分阶跃信号(Von)之间的时间差正比于所述差分电压信号的电压值。3.根据权利要求2所述的基于门控环振的时间域ADC，其特征在于，所述使能信号产生电路(30)包括：NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MN5、NMOS管MN6、PMOS管MP1、PMOS管MP2、PMOS管MP3、PMOS管MP4、PMOS管MP5和PMOS管MP6；所述NMOS管MN1的栅极连接所述PMOS管MP1的栅极，并输入所述正相差分阶跃信号(Vop)；所述NMOS管MN1的源极连接接地端(GND)，所述NMOS管MN1的漏极连接所述PMOS管MP1的漏极，并输出翻转正相差分阶跃信号(Vop
‑
)；所述PMOS管MP1的的源极连接电源电压端(VDD)；所述NMOS管MN2的栅极连接所述PMOS管MP2的栅极，并输入所述反相差分阶跃信号(Von)；所述NMOS管MN2的源极连接所述接地端(GND)，所述NMOS管MN2的漏极连接所述PMOS管MP2的漏极，并输出翻转反相差分阶跃信号(Von
‑
)；所述PMOS管MP2的源极连接所述电源电压端(VDD)；所述NMOS管MN3的栅极输入所述翻转反相差分阶跃信号(Von
‑
)，所述NMOS管MN3的源极连接所述NMOS管MN4的漏极；所述NMOS管MN3的漏极连接所述PMOS管MP4的漏极；所述NMOS管MN4的栅极输入所述翻转正相差分阶跃信号(Vop
‑
)，所述NMOS管MN4的源极
连接所述NMOS管MN6的源极，并连接所述接地端(GND)；所述NMOS管MN5的栅极输入所述反相差分阶跃信号(Von)，所述NMOS管MN5的源极连接所述NMOS管MN6的漏极，所述NMOS管MN5的漏极连接所述PMOS管MP6的漏极；所述NMOS管MN6的栅极输入所述正相差分阶跃信号(Vop)；所述PMOS管MP3的栅极输入所述反相差分阶跃信号(Von)；所述PMOS管MP3的源极连接所述PMOS管MP5的源极，并连接所述电源电压端(VDD)；所述PMOS管MP3的漏极连接所述PMOS管MP4的源极；所述PMOS管MP4的栅极输入所述翻转正相差分阶跃信号(Vop
‑
)；所述PMOS管MP5的栅极输入所述正相差分阶跃信号(Vop)；所述PMOS管MP5的漏极连接所述PMOS管MP6的源极；所述PMOS管MP6的栅极输入所述翻转反相差分阶跃信号(Von
‑
)；所述PMOS管MP4的漏极连接所述PMOS管MP6的漏极，并作为所述使能信号产生电路(30)的输出端输出正相使能信号(EN)和反相使能信号4.根据权利要求3所述的基于门控环振的时间域ADC，其特征在于，所述动态比较器(40)包括：NMOS管MN7、NMOS管MN8、NMOS管MN9、NMOS管MN10、NMOS管MN11、NMOS管MN12、PMOS管MP7、PMOS管MP8、PMOS管MP9、PMOS管MP10、PMOS管MP11、PMOS管MP12和PMOS管MP13；所述NMOS管MN7的栅极输入锁存比较器复位信号(RST)，所述NMOS管MN7的源极、所述NMOS管MN8的源极、所述NMOS管MN9的源极和所述NMOS管MN10的源极均连接所述接地端(GND)；所述NMOS管MN7的漏极分别连接所述NMOS管MN8的漏极、所述NMOS管MN9的栅极、所述NMOS管MN11的栅极、所述PMOS管MP9的栅极、所述PMOS管MP10的漏极和所述PMOS管MP12的栅极；所述NMOS管MN8的栅极分别连接所述NMOS管MN9的漏极、所述NMOS管MN10的漏极、所述PMOS管MP8的栅极和所述PMOS管MP11的漏极；所述NMOS管MN10的栅极输入所述锁存比较器复位信号(RST)；所述NMOS管MN11的源极连接所述接地端(GND)，所述NMOS管MN11的漏极分别连接所述NMOS管MN12的栅极、所述PMOS管MP12的漏极和所述PMOS管MP13的栅极；所述NMOS管MN12的源极连接所述接地端(GND)，所述NMOS管MN12的漏极连接所述PMOS管MP13的漏极，并作为所述动态比较器(40)的输出端输出符号位Sign；所述PMOS管MP7的栅极输入所述锁存比较器复位信号(RST)，所述PMOS管MP7的源极连接所述电源电压端(VDD)；所述PMOS管MP7的漏极分别连接所述PMOS管MP8的源极和所述PMOS管MP...

【专利技术属性】
技术研发人员：杨力宏，冯韬，朱樟明，单光宝，刘术彬，李竹萌，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：