数据高速缓存预取装置、方法及处理器制造方法及图纸

本公开提供了一种数据高速缓存预取装置、方法及处理器，该装置包括加载存储单元、高速缓存单元、寄存器、行缓冲单元以及数据缓存预取单元；其中，数据缓存预取单元配置为在高速缓存单元发生数据缺失的情况下，响应于接收到的数据访问请求，根据数据访问请求的访问地址，生成预测地址流，以及将预测地址流发送至行缓冲单元，以使行缓冲单元通过总线获取与预测地址流对应的目标数据，并将目标数据发送至高速缓存单元。高速缓存单元。高速缓存单元。

【技术实现步骤摘要】
数据高速缓存预取装置、方法及处理器


[0001]本公开涉及数据缓存预取
，更具体地，涉及一种数据高速缓存预取装置、方法及处理器。

技术介绍

[0002]高速缓存系统(Cache System)是影响高性能处理器及高端服务器中商业应用程序性能的核心部件。在商业服务器的工作负载中，大约1/2到2/3的执行时间花费在处理器中内存系统相关的停顿等待上。这些工作负载依赖于复杂的算法和数据结构，具有较大的代码足迹，对超过物理内存的数据集进行操作，并且使用复杂的细粒度同步来最大化并发性，这对处理器架构设计人员提出了挑战。
[0003]相关技术中，对高性能处理器微架构的改进，例如乱序执行、非阻塞缓存(NonBlocking Cache)和提前运行执行等方法，通过增加芯片外内存级并行(Memory Level Parallelism，MLP)来提高内存系统性能。然而，为了发现并行错误，这些方法需保证正确地预测指令流和执行指令流，这限制了这些方法可以探索指令窗口的深度。因此，提高内存并行性和隐藏缓存延迟是提高高性能处理器及高端服务器性能的关键。...

【技术保护点】

【技术特征摘要】
1.一种数据高速缓存预取装置，包括：加载存储单元；高速缓存单元；寄存器；行缓冲单元；以及数据缓存预取单元；其中，所述数据缓存预取单元配置为在所述高速缓存单元发生数据缺失的情况下，响应于接收到的数据访问请求，根据所述数据访问请求的访问地址，生成预测地址流，以及将所述预测地址流发送至所述行缓冲单元，以使所述行缓冲单元通过所述总线获取与所述预测地址流对应的目标数据，并将所述目标数据发送至所述高速缓存单元。2.根据权利要求1所述的装置，其中，所述加载存储单元配置为在所述高速缓存单元发生数据缺失的情况下，指示在所述寄存器创建第一表项，以使所述寄存器对总线发起数据访问请求，以及在所述行缓冲单元创建第二表项，以使所述行缓冲单元通过所述总线接收与所述数据访问请求相对应的响应数据，并将该响应数据输出至所述高速缓存单元；其中，所述响应数据与所述目标数据相同。3.根据权利要求1所述的装置，其中，所述加载存储单元包括管道；所述数据缓存预取单元还配置为：根据所述管道的访问地址，生成预测地址流；以及将所述预测地址流发送至所述行缓冲单元，以使所述行缓冲单元通过所述总线获取与所述预测地址流对应的数据，并将该数据发送至所述高速缓存单元。4.根据权利要求3所述的装置，其中，所述数据缓存预取单元还配置为：根据所述管道的访问地址，得到与所述访问地址相对应的空间分布信息；其中，所述空间分布信息表征在所述数据访问请求的期间，与所述数据访问请求相对应的访问空间区域的位向量；以及根据所述空间分布信息，得到所述预测地址流。5.根据权利要求4所述的装置，其中，所述数据访问请求包括访问地址信息，所述访问地址信息指示与所述数据访问请求相对应的访问空间区域，所述访问空间区域包括多个空间区域，每个空间区域包括多个缓存行。6.根据权利要求5所述的装置，其中，所述数据缓存预取单元还配置为：对...

【专利技术属性】
技术研发人员：陈伟杰，刘沁雨，
申请(专利权)人：北京奕斯伟计算技术股份有限公司，
类型：发明
国别省市：