一种温变自动校准时延电路及时统设备制造技术

本实用新型专利技术公开了一种温变自动校准输出时延电路及时统设备，温变自动校准输出时延电路包括：接收机，用于接收并解调卫星信号；CPU，用于处理所述接收机输出的信号；FPGA模块，用于调节输出信号的相位；TDC同步模块，用于测量所述接收机和FPGA模块输出信号的相位差；电平转换模块，用于转换输入信号的电平；TDC温变相位测量模块测量所述FPGA模块和电平转换模块输出信号的相位差。本实用新型专利技术中所述FPGA模块通过测量出的相位差对输出的信号进行动态补偿，实现了所述接收机和电平转换模块的输出信号的相位同步，提高了同步授时的精确度。提高了同步授时的精确度。提高了同步授时的精确度。

【技术实现步骤摘要】
一种温变自动校准时延电路及时统设备


[0001]本技术属于时间统一
，特别是涉及一种温变自动校准输出时延电路及时统设备。

技术介绍

[0002]时间统一领域的设备需要接收卫星信号作为时间基准源，卫星信号通过接收机解调出1PPS和TOD信号给到时统设备的高精度同步组件部分。高精度同步组件部分通过FPGA将接收机的1PPS和FPGA输出的1PPS给到TDC时差测量芯片测出相位差，并通过调节FPGA的输出1PPS相位与接收机1PPS进行对齐，从而实现同步。时差测量芯片的精度为ps级，故FPGA输出与接收机输入的1PPS可以实现高精度同步。
[0003]目前时频行业的同步授时输出设计方案为FPGA的1PPS与接收机同步后，时统设备采用该1PPS或IRIG
‑
B(DC)等信号对外输出授时同步，但是因为终端设备需要不同的电平接口类型如RS422/TTL/RS232等，1PPS或IRIG
‑
B(DC)等信号对外输出需要经过不同的电平转换。而电平转换器件随温度变化存在10ns左右延迟，该温度导致的不定延迟将时统设备本身的1PPS和其输出的对外授时1PPS或IRIG
‑
B(DC)等的精度误差扩大至ns级，使设备的授时精度恶化。

技术实现思路

[0004]本技术的目的在于克服现有技术的一项或多项不足，提供一种温变自动校准输出时延电路及时统设备。
[0005]本技术的目的是通过以下技术方案来实现的：一种温变自动校正输出时延电路及时统设备，包括：r/>[0006]接收机，用于接收并解调卫星信号，得到脉冲信号；
[0007]CPU，用于处理所述接收机输出的脉冲信号；
[0008]TDC同步模块，用于将所述接收机输出的脉冲信号接收为第一START信号，将FPGA模块输出的脉冲信号接收为第一STOP信号，测量所述第一START信号和第一STOP信号的第一相位差，并将第一相位差反馈给FPGA模块；
[0009]TDC温变相位测量模块，用于将电平转换模块输出的脉冲信号接收为第二START信号，将FPGA模块输出的脉冲信号接收为第二STOP信号，测量所述第二START信号和第二STOP信号的第二相位差，并将第二相位差反馈给FPGA模块；
[0010]FPGA模块，用于根据所述TDC同步模块测得的第一相位差，以及根据所述TDC温变相位测量模块测得的第二相位差，调节所述FPGA模块的输出脉冲信号的相位；
[0011]电平转换模块，用于对所述FPGA模块输出的脉冲信号进行电平转换。
[0012]优选的，所述温变自动校准输出时延电路还包括环回电平转换模块，所述电平转换模块的输出端经环回电平转换模块与TDC温变相位测量模块的输入端连接。
[0013]优选的，所述TDC同步模块包括第一时间测量芯片，所述TDC温变相位测量模块包
括第二时间测量芯片，所述第一时间测量芯片和第二时间测量芯片的型号均为MS1022。
[0014]优选的，一种时统设备，包括上述的温变自动校准输出时延电路。
[0015]本技术的有益效果是：
[0016]通过将电平转换模块的输出进行反向至TDC温变相位测量模块环回测量，对实时的测试出器件随温度的时延变换进行动态补偿，解决了设备由于电平转换设备受温度影响导致接收和输出信号精度恶化的问题，保证了时统设备精确度。
附图说明
[0017]图1为温变自动校准输出时延电路设计方案。
[0018]图2为TDC同步模块电路图。
[0019]图3为TDC温变相位测量模块电路图。
[0020]图4为FPGA模块电路图。
[0021]图5为FPGA模块电路图。
[0022]图6为CPU电路图。
具体实施方式
[0023]下面将结合实施例，对本技术的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。
[0024]参阅图1
‑
图6，本实施例提供了一种温变自动校准输出时延电路及时统设备：
[0025]实施例一
[0026]如图一所示，一种温变自动校正输出时延电路及时时统设备，包括：
[0027]接收机，用于接收并解调卫星信号，得到脉冲信号；
[0028]CPU，用于处理所述接收机输出的脉冲信号；
[0029]TDC同步模块，用于将所述接收机输出的脉冲信号接收为第一START信号，将FPGA模块输出的脉冲信号接收为第一STOP信号，测量所述第一START信号和第一STOP信号的第一相位差，并将第一相位差反馈给FPGA模块；
[0030]TDC温变相位测量模块，用于将电平转换模块输出的脉冲信号接收为第二START信号，将FPGA模块输出的脉冲信号接收为第二STOP信号，测量所述第二START信号和第二STOP信号的第二相位差，并将第二相位差反馈给FPGA模块；
[0031]FPGA模块，用于根据所述TDC同步模块测得的第一相位差，以及根据所述TDC温变相位测量模块测得的第二相位差，调节所述FPGA模块的输出脉冲信号的相位；
[0032]电平转换模块，用于对所述FPGA模块输出的脉冲信号进行电平转换。
[0033]在一些实施例中，所述温变自动校准输出时延电路还包括环回电平转换模块，所述电平转换模块的输出端经环回电平转换模块与TDC温变相位测量模块的输入端连接。
[0034]所述TDC同步模块包括第一时间测量芯片，所述TDC温变相位测量模块包括第二时间测量芯片，所述第一时间测量芯片和第二时间测量芯片的型号均为MS1022。
[0035]如图二至图六所示，所述TDC同步模块包括第一时间测量芯片，所述第一时间测量
芯片的型号为MS1022。所述第一时间测量芯片的VCC端、VIO端、EN_START端、EN_STOP1端、EN_STOP2端接电源电压,所述第一时间测量芯片的GND端、GNDPAD端、FIRE_IN端、CLK32IN端接地，所述第一时间测量芯片的START端与所述FPGA模块的IO_L40N_M3DQ7_3端连接，所述第一时间测量芯片的STOP1端与所述FPGA模块的IO_L41P_GCLK27_M3DQ4_3端连接，所述第一时间测量芯片的STOP2端与所述FPGA模块的IO_L41N_GCLK26_M3DQ5_3端连接；所述第一时间测量芯片的INT端经电阻R342与所述CUP的PD13端连接，所述第一时间测量芯片的SSN端经电阻R400与所述CUP的PD10端连接，所述第一时间测量芯片的SCK端经电阻R420与所述CPU的PE6端连接，所述第一时间测量芯片的SI端经电阻R404与所述CPU的PD12端连接，所述第一时间测量芯片的SO端经电阻R本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种温变自动校准时延电路，其特征在于，包括：接收机，用于接收并解调卫星信号，得到脉冲信号；CPU，用于处理所述接收机输出的脉冲信号；TDC同步模块，用于将所述接收机输出的脉冲信号接收为第一START信号，将FPGA模块输出的脉冲信号接收为第一STOP信号，测量所述第一START信号和第一STOP信号的第一相位差，并将第一相位差反馈给FPGA模块；TDC温变相位测量模块，用于将电平转换模块输出的脉冲信号接收为第二START信号，将FPGA模块输出的脉冲信号接收为第二STOP信号，测量所述第二START信号和第二STOP信号的第二相位差，并将第二相位差反馈给FPGA模块；FPGA模块，用于根据所述TDC同步模块测得的第一相位差，以及根据所述TDC温变相位测...

【专利技术属性】
技术研发人员：邓意峰，曾迎春，朱敏，简和兵，温学斌，严波，杨彩芳，
申请(专利权)人：成都金诺信高科技有限公司，
类型：新型
国别省市：