基于最小均方根的超高速TIADC的无基准后台校准方法技术

本发明专利技术提供了一种基于最小均方根的超高速TIADC的无基准后台校准方法，采用抽取

【技术实现步骤摘要】
基于最小均方根的超高速TIADC的无基准后台校准方法


[0001]本专利技术属于模数混合集成电路设计领域，具体涉及一种基于最小均方根的时域交织超高速模数转换器后台校准方法。

技术介绍

[0002]在超高速ADC中，时域交织结构能够使得M个量化速度慢但精度较高的单通道ADC交替采样、并行量化，从而将整个ADC的速度提高了M倍，并且放宽了单通道ADC设计中功耗和速度之间的折中，因此该结构在超高速ADC中被广泛使用。但是由于生产工艺、电源电压、温度等因素引起的器件失配和寄生失配，导致各个单通道ADC之间存在很多的非理想因素，主要包含失调失配、增益失配、时钟抖动、带宽失配，严重影响了时域交织ADC的整体性能。
[0003]为了降低非理想因素对其性能的影响，很多的失配校准算法被提出。其中，时钟抖动产生的误差与输入信号的频率、幅度都有关，因此很难被校准，也是校准算法关注的重点，所以一个好的校准算法需要能快速并准确地对大规模时域交织ADC的时钟抖动进行校准。

技术实现思路

[0004]为了解决现有技术中存在的上述问题，本专利技术提供了一种基于最小均方根的时域交织超高速模数转换器后台校准方法。本专利技术要解决的技术问题通过以下技术方案实现：
[0005]本专利技术提供了一种基于最小均方根的超高速TIADC的无基准后台校准方法包括：
[0006]步骤1，获取多通道的超高速TIADC的输出码；
[0007]步骤2，对超高速TIADC的输出码按照预定的抽取率进行抽样得到多个量化码集合；/>[0008]步骤3，将第一个量化码集合进行时钟抖动校准；
[0009]步骤4，根据第一个量化码集合的时钟抖动检测结果对其余量化码集合进行补偿；
[0010]步骤5，将补偿后的多个量化码集合重新插值，得到超高速TIADC的输出码的补偿结果。
[0011]本专利技术的至少具备以下有益效果的一项或者几项：
[0012]1本专利技术的校准技术采用抽取
‑
校准
‑
插值的校准模式，首先使用与交织通道数互质的一个抽取率对原始超高速量化数据进行抽取处理，得到多个待校准量化码集合；然后在校准多个量化码集合时，为提高检测速度使用部分检测整体补偿的校准方式，先使用抽取的第一个量化码集合进行时钟抖动校准，然后使用检测到的各通道时钟抖动值对其他量化码集合进行数字域补偿；最后将补偿后的多个量化码集合重新插值得到最终校准后的结果。
[0013]2.本专利技术在部分检测过程中，为了快速对大规模时域交织通道进行检测，采用基于双通道同步检测算法的逐步分组校准算法，在校准过程中不仅能实现对抽取的第一个量化码集合的补偿，而且还能使检测到的所有通道时钟抖动的均方差达到最小，进而提高补
偿精度；
[0014]3.本专利技术采用基于二分法的双通道同步检测算法来检测逐步分组中每一个分组内通道之间的时钟抖动大小，双通道同步检测能避免使用基准通道并提高检测精度，并且可调整的检测范围提高了整体校准算法的适用范围，且有助于进行FIR滤波器的线性补偿；
[0015]4.本专利技术采用线性补偿的方式解决FIR滤波器在高频处幅频响应特性远离理想微分滤波器幅频特性的问题，提高了使用FIR计算导数时的有效带宽，进而改善了在输入为高频信号处校准时钟抖动时的补偿精度。
[0016]5.本专利技术在校准过程中不使用任何外部或内部的基准通道，不仅避免了基准通道在硬件方面的开销，而且解决了由于基准通道选择而引入的校准精度问题。
[0017]6.本专利技术抽取操作改变了输入和采样频率之间的关系，使得抽取后数据的频谱被扩展，进而解决了输入信号在特定频率附近时使用自相关函数提取误差所出现的提取失效或者不收敛问题，提高了校准算法在奈奎斯特区域内的性能。
[0018]以下将结合附图及实施例对本专利技术做进一步详细说明。
附图说明
[0019]图1是本专利技术提供的超高速模数转换器大规模相位域交织校准算法结构框图；
[0020]图2是本专利技术提供的基于双通道同步检测的逐步分组校准算法框图；
[0021]图3是本专利技术提供的基于二分法的双通道同步时钟抖动检测算法框图。
具体实施方式
[0022]下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。
[0023]在介绍本专利技术之前，对本专利技术的整体方案做出简单介绍。
[0024]本专利技术采用抽取
‑
校准
‑
插值工作模式，首先对所有的需要校准的原始数据进行一定倍率抽取，该抽取率与通道数量是一对互质数，这保证用于时钟抖动校准的数据中包含了各个通道的部分量化数据。然后在校准中选用抽取后的第一个量化码集合进行时钟抖动校准，这其中包括检测与补偿，根据检测结果对抽取后的其他量化码集合分别进行补偿。最后将补偿后的各量化码集合进行插值，该插值率与抽取率相等，进而得到原始数据校准之后的完整结果。
[0025]本专利技术提供了一种基于最小均方根的超高速TIADC的无基准后台校准方法包括：
[0026]步骤1，获取多通道的超高速TIADC的输出码；
[0027]步骤2，对超高速TIADC的输出码按照预定的抽取率进行抽样得到多个量化码集合；
[0028]如图1所示，是本专利技术所提出的基于最小均方根的时域交织超高速模数转换器后台校准技术应用于16通道ADC中的结构框图。16通道的输出码D
out
经过5倍抽取之后得到新的5个待校准的量化码集合Y1,Y2,Y3,Y4,Y5。经过抽取之后每一量化码集合中的量化通道顺序被打乱，当抽取的起始通道选量化通道CH1时，则第一个量化码集合Y1中量化通道顺序为：CH1,CH6,CH11,CH16,CH5,CH10,CH15,CH4,CH9,CH14,CH3,CH8,CH13,CH2,CH7,CH12。由于抽取率与通道数为一组互质数，经过抽取后所有量化通道的部分量化数据都包含在每一
个量化码集合中。因此，本专利技术选取第一个量化码集合Y1用于时钟抖动校准。为了便于后续的时钟抖动校准，用1ch,2ch,3ch...14ch,15ch,16ch的检测通道顺序重新标记上述待检测数据的量化通道顺序。不论选用哪一量化码集合用于时钟抖动校准，改变的只是检测通道与量化通道之间的映射关系。
[0029]步骤3，将第一个量化码集合码进行时钟抖动校准；
[0030]本专利技术采用逐步分组校准算法将第一个量化码集合分步骤进行时钟抖动校准，具体过程如下：
[0031]A，根据第一个量化码集合中的通道数，确定执行逐步分组的步数；
[0032]B，针对第1步，按照每2个通道为一组，将第一步补偿后的第一个量化码集合的量化码进行等采样间隔分组，得到每组包含2个通道的分组，并使用基于二分法的双通道检测算法来搜索同一分组中各通道的时钟抖动得到第一步的时钟抖动值，根据该时钟抖动值对第一个量化码集合中的量化数据进行第1步补偿；
[0033]C，针本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于最小均方根的超高速TIADC的无基准后台校准方法，其特征在于，包括：步骤1，获取多通道的超高速TIADC的输出码；步骤2，对超高速TIADC的输出码按照预定的抽取率进行抽样得到多个量化码集合；步骤3，将第一个量化码集合进行时钟抖动校准；步骤4，根据第一个量化码集合的时钟抖动检测结果对其余量化码集合进行补偿；步骤5，将补偿后的多个量化码集合重新插值，得到超高速TIADC的输出码的补偿结果。2.根据权利要求1所述的基于最小均方根的超高速TIADC的无基准后台校准方法，其特征在于，步骤3包括：采用逐步分组校准算法将第一个量化码集合分步骤进行时钟抖动校准。3.根据权利要求1所述的基于最小均方根的超高速TIADC的无基准后台校准方法，其特征在于，所述采用逐步分组校准算法将第一个量化码集合分步骤进行时钟抖动校准包括：A，根据第一个量化码集合中的通道数，确定执行逐步分组的步数；B，针对第1步，按照每2个通道为一组，将第一步补偿后的第一个量化码集合的量化码进行等采样间隔分组，得到每组包含2个通道的分组，并使用基于二分法的双通道检测算法来搜索同一分组中各通道的时钟抖动得到第一步的时钟抖动值，根据该时钟抖动值对第一个量化码集合中的量化数据进行第1步补偿；C，针对第H步，按照每2
H
个通道为一组，将第一个量化码集合中的量化码进行等采样间隔分组得到包含2
H
个量化通道的分组，并使用基于二分法的双通道检测算法来搜索同一分组中各通道的时钟抖动得到第H步的时钟抖动值，根据该时钟抖动值对第H
‑
1步补偿后的量化数据进行第H步补偿；其中，H的取值为不小1的正整数；D，重复C的过程直至最后一步，使用基于二分法的双通道检测算法来搜索最后一步的这一个分组中各通道的时钟抖动得到最后一步的时钟抖动值，根据时钟抖动值对上一步补偿后的量化数据进行第最后一步补偿，得到时钟抖动校准后的第一个量化码集合，将每一步中搜索到的各通道的时钟抖动进行求和得到对应于第一个量化码集合的最优时钟抖动向量。4.根据权利要求3所述的基于最小均方根的超高速TIADC的无基准后台校准方法，其特征在于，基于二分法的双通道检测算法来搜索同一分组中的每个通道的时间抖动的步骤包括：(1)通过循环搜索确定后续二分法检测的合理范围，过程为：设置时钟抖动t的初始变化范围[t
min
,t
max
]、搜索次数N＝0及其最大值N
max
，并且根据初始变化范围得到t
mid
＝0；其中，初始变化范围中t
min
＜0，t
max
＞0和|t
min
|＝|t
max
|；(2)判断循环搜索次数N是否达到要求，过程为：如果N＞N
max
成立，则跳转回(1)中重新设置初始变化范围；如果N≤N
max
，则分别使用t
max
，t
mid
和t
min
对同一分组中的每个通道进行临时补偿，并进一步根据临时补偿结果计算三个误差值error
max
、error
mid
和error
min
；(3)判断error
max
×
error
min
＞0是否成立；(4)根据判断结果更新时钟抖动大小的变化范围，过程为：如果error
max
×
error
min
＞0，则t
min
＝t
min
/2，t
max
＝t
max
/2，并且将搜索次数更新为N＝N+1，然后跳转到(2)；如果error
max
×
error
min
＜0，则进一步判断error
max
×
error
mid
＜0是否成立，如果成立则令t
min
＝t
mid
且
t
max
＝t
max
，并退出循环搜索从而执行(5)以进入二分法搜索过程；如果error
max
×
error
mid
＜0不成立，则令t
max
＝t
min
且t

【专利技术属性】
技术研发人员：丁瑞雪，党力，沈易，刘术彬，朱樟明，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：