集成的相变存储器单元突出衬垫和蚀刻停止层制造技术

一种蘑菇型相变存储器(PCM)单元，包括位于PCM体积和底部电极之间的突出衬垫。突出衬垫从之前在PCM单元的制造期间和/或更高级IC器件的制造期间用作蚀刻停止层的层被保留。突出衬垫可以延伸超过PCM侧壁或侧边界。突出衬垫的该部分可以位于或掩埋在电介质或密封间隔件之下，并且可以增加位于PCM体积之下的突出衬垫的厚度均匀性。出衬垫的厚度均匀性。出衬垫的厚度均匀性。

【技术实现步骤摘要】
【国外来华专利技术】集成的相变存储器单元突出衬垫和蚀刻停止层


[0001]本专利技术的实施例总体上涉及半导体器件领域，并且更具体地涉及电阻性存储器器件，例如相变存储器器件。

技术介绍

[0002]相变存储器(PCM)是一种非易失性固态存储器技术，其利用相变材料(特别是硫族化合物，例如锗
‑
锑
‑
碲(GST))在具有不同电阻的状态之间的可逆、热辅助切换。基本存储器单元(“单元”)可被编程为呈现不同电阻特性的若干不同状态或水平。可编程的单元状态可用于表示不同的数据值，从而允许信息的存储。
[0003]在单级PCM器件中，每个单元可以被设置为s＝2个状态(“SET”状态和“RESET”状态)中的一个，允许每单元存储一位。在对应于相变材料的完全非晶态的RESET状态中，单元的电阻非常高。通过加热到高于其结晶点的温度，然后冷却，相变材料可以转变成低电阻、完全结晶状态。该低电阻状态提供单元的SET状态。如果单元然后被加热到高于相变材料的熔点的高温，则材料在快速冷却时恢复到完全非晶RESET状态。在多级PCM器件中，单元可以被设置为s＞2个可编程状态，允许每单元存储多于一位。不同的可编程状态对应于相变材料的体积内的非晶相与结晶相的不同相对比例。特别地，除了用于单级操作的两个状态之外，多级单元利用中间状态，在中间状态中，单元在其余的结晶PCM材料内包含不同体积的非晶相。由于两种材料相呈现大的电阻对比，因此改变整个单元体积内的非晶相的尺寸会产生单元电阻的相应变化。
[0004]通过经由与每个单元相关联的一对电极将适当电压施加到相变材料来实现PCM单元中的数据的读取和写入。在写入操作中，所得编程信号致使相变材料焦耳加热到适当温度，以在冷却时诱发所期望的单元状态。使用单元电阻作为单元状态的度量来执行PCM单元的读取。所施加的读取电压导致电流流过单元，此读取电流取决于单元的电阻。因此，对单元读取电流的测量提供了对经编程的单元状态的指示。足够低的读取电压用于此电阻度量以确保读取电压的施加不会干扰经编程的单元状态。然后，可以通过将电阻度量与S个可编程单元状态的预定参考水平进行比较来执行单元状态检测。
[0005]PCM的进一步发展面临几个关键挑战。其中之一是PCM的非晶相表现出不期望的属性，例如低频噪声和漂移。这种漂移导致非晶相的电阻随时间而增加。因此，对经编程的单元状态的读取测量往往随时间而变化。这使存储信息的读出变得复杂，如果不同单元状态所呈现的漂移存在大的可变性，使得相邻单元状态的读取测量分布彼此干扰，则甚至可能破坏信息。单元状态的数量越大，并且因此读回电阻水平之间的初始间隔越近，单元越易受此问题的影响。
[0006]已经提出了各种技术来减轻与电阻漂移相关的问题。附图的图1中示出了一种方法。该图示出了蘑菇型PCM单元1的示意图，其具有位于顶部电极3和底部电极(或“加热器”)4之间的相变材料2的体积，所示的单元状态表示中间状态，其中材料2包含结晶相和非晶相。非晶相由底部电极4上方的阴影半球形体积5表示，结晶相6占据了剩余的单元体积。薄
的电阻区7在操作中在底部电极4和相变材料的结晶相6之间提供并联电流路径。当施加读取电压以读取经编程单元状态时，所得读取电流主要经由此电流路径从结晶相6流到底部电极4，优先于流经高电阻非晶相5。因此所测量的单元电阻主要取决于并联电流路径的电阻，而不是非晶相5的电阻。并联电流路径的电阻取决于图中的长度“x”。该长度取决于非晶相5的大小，因此随着经编程单元状态而变化。由于元件7的电阻不受漂移影响，因此减轻了关于非晶相5中的电阻漂移的读取测量的影响。
[0007]在制造蘑菇型PCM单元期间，通常将材料沉积在下层结构上。随后，不期望的材料被减去去除，而期望的材料被保留。为了增加最终保留的材料的可靠性和良率，通常期望全部和完全地去除先前不期望的材料。

技术实现思路

[0008]在本专利技术的实施例中，提供了一种相变存储器单元。相变存储器单元包括底部电极和导电材料的突出衬垫，该突出衬垫连接到底部电极的上表面。相变存储器单元还包括相变材料的相变体积，其连接到突出衬垫的上表面。相变存储器单元还包括连接到相变体积的上表面的顶部电极。相变存储器单元还包括电介质，其连接到突出衬垫的上表面、连接到相变体积的侧表面、并且连接到顶部电极的侧表面。
[0009]在本专利技术的另一实施例中，提供了一种集成电路(IC)器件制造方法。该方法包括在衬底上形成底部电极，以及直接在底部电极上形成导电材料的突出衬垫。该方法还包括直接在突出衬垫的上表面上形成相变材料的相变体积。该突出衬垫包括位于相变体积之下的第一区域和围绕相变体积的周界的第二区域。该方法还包括直接在相变体积的上表面上形成顶部电极。
[0010]在本专利技术的另一实施例中，提供了一种集成电路(IC)器件制造方法。该方法包括在加热层上和底部电极上形成突出衬垫层，在突出衬垫层上形成相变材料(PCM)层，以及在PCM层上形成顶部电极层。该方法还包括通过利用突出衬垫层作为第一蚀刻的停止部，蚀刻掉不期望的PCM层部分和不期望的顶部电极层部分，来在该底部电极之上的突出衬垫层上形成相变材料(PCM)堆叠。第一蚀刻暴露位于PCM堆叠外部的突出衬垫层。PCM堆叠包括相变材料的相变体积和顶部电极。该方法还包括在暴露的突出衬垫层和PCM堆叠上形成密封层。该方法还包括通过利用突出衬垫层作为第二蚀刻的停止部，蚀刻掉不期望的密封间隔件部分，来形成抵靠PCM堆叠的侧壁的密封间隔件。第二蚀刻重新暴露位于密封间隔件外部的突出衬垫层。
[0011]参考以下描述、所附权利要求书和附图，将更好地理解这些和其它实施例、特征、方面和优点。
附图说明
[0012]为了获得并详细理解本专利技术的上述特征，可参考在附图中示出的本专利技术的实施例来对以上简要概述的本专利技术进行更具体的描述。
[0013]然而，应注意，附图仅说明本专利技术的典型实施例，并且因此不应视为限制本专利技术的范围，因为本专利技术可允许其它等效实施例。
[0014]图1描绘了现有技术的PCM存储器单元。
[0015]图2A描绘了根据本专利技术的各种实施例的PCM存储器单元的截面图，该PCM存储器单元包括位于PCM和底部电极之间的突出衬垫，该突出衬垫从蚀刻停止层保留。
[0016]图2B和图2C描绘了根据本专利技术的各种实施例的PCM存储器单元的突出衬垫和PCM体积的俯视图。
[0017]图3是根据本专利技术的各种实施例的实现图2的PCM存储器单元的PCM存储器器件的框图。
[0018]图4至图13描绘了根据本专利技术的各种实施例的形成包括一个或多个PCM存储器单元的IC器件的制造方法的制造阶段的截面图。
[0019]图14描绘了根据本专利技术的各种实施例的集成电路(IC)器件制造方法。
[0020]图15A和图15B描绘了根据本专利技术的各种实施例的PCM存储器单元的底部电极的各种视图。
[0021]附图不一定是按比例的。附图仅仅是示意性表示，而不是旨在描绘本专利技术的特定参数。本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种相变存储器单元，包括：底部电极；导电材料的突出衬垫，连接到所述底部电极的上表面；相变材料的相变体积，连接到所述突出衬垫的上表面；顶部电极，连接到所述相变体积的上表面；电介质，连接到所述突出衬垫的所述上表面、连接到所述相变体积的侧表面、并且连接到所述顶部电极的侧表面。2.根据权利要求1所述的相变存储器单元，其中电流从所述PCM体积通过所述突出衬垫流到所述底部电极。3.根据权利要求1所述的相变存储器单元，其中所述突出衬垫包括位于所述相变体积之下的第一区域、以及位于所述电介质之下的第二区域。4.根据权利要求1所述的相变存储器单元，其中所述电介质是密封间隔件。5.根据权利要求4所述的相变存储器单元，其中所述密封间隔件的第一侧表面与所述相变体积的侧表面共面并且与所述底部电极的侧表面共面，并且其中所述密封间隔件的第二侧表面与所述突出衬垫的侧表面共面。6.根据权利要求1所述的相变存储器单元，其中所述突出衬垫包括在所述相变材料的非晶相的电阻与所述相变材料的晶相的电阻之间的电阻。7.根据权利要求1所述的相变存储器单元，其中所述突出衬垫由相对于所述密封间隔件的材料具有蚀刻选择性的材料形成。8.一种集成电路(IC)器件制造方法，包括：在衬底上形成底部电极；直接在所述底部电极上形成导电材料的突出衬垫；直接在所述突出衬垫的上表面上形成相变材料的相变体积，其中所述突出衬垫包括位于所述相变体积之下的第一区域、以及围绕所述相变体积的周界的第二区域；以及直接在所述相变体积的上表面上形成顶部电极。9.根据权利要求8所述的IC器件制造方法，还包括：直接在所述突出衬垫的所述第二区域上形成电介质，所述电介质还接触所述相变体积的一个或多个侧表面并且接触所述顶部电极的一个或多个侧表面。10.根据权利要求9所述的IC器件制造方法，其中所述电介质是密封间隔件。11.根据权利要求10所述的IC器件制造方法，其中所述密封间隔件的侧表面与所述突出衬垫的侧表面共面。...

【专利技术属性】
技术研发人员：K，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：