半导体器件及其制作方法技术

本发明专利技术公开了一种半导体器件及其制作方法，半导体器件包括衬底，多个有源区，浅沟渠隔离，以及多个埋藏式闸极。有源区设置在衬底的表面上，其中各有源区包含半导体层，半导体层与衬底之间具有第一界面。浅沟渠隔离设置在衬底上并环绕有源区。埋藏式闸极埋设在有源区内并位在第一界面之上。藉此，本发明专利技术得以在维持一定集成度的前提下，提升有源区之间的隔绝效果，改善了因提高集成水平而可能衍生的器件瑕疵的现象。疵的现象。疵的现象。

【技术实现步骤摘要】
半导体器件及其制作方法


[0001]本专利技术涉及半导体器件及其制作方法，更具体地，涉及一种包括有源区与浅沟渠隔离的半导体器件及其制作方法。

技术介绍

[0002]随着半导体器件微小化以及集成电路的复杂化，组件的尺寸不断地减小，结构亦不断地变化，因此，维持小尺寸半导体组件的效能为目前业界的主要目标。在半导体制作工艺中，多半是在衬底上定义出多个有源区(active area,AAs)作为基础，再在有源区上形成所需组件。一般来说，有源区为利用光刻及蚀刻等制作工艺在衬底上所形成的多个图案，但在尺寸微缩的要求下，有源区的宽度逐渐缩减，而各个有源区之间的间距也逐渐缩小，使得其制作工艺也面临许多限制与挑战，以至于无法满足产品需求。

技术实现思路

[0003]本专利技术的目的是提供一种半导体器件及其制作方法，系利用掩膜层定义有源区的轮廓，使得各所述有源区具有上宽下窄的截面轮廓，而各所述有源区之间的浅沟渠隔离则形成上窄下宽的截面轮廓。如此，所述半导体器件得以维持一定的集成水平，同时借助所述浅沟渠隔离有效地隔绝相邻的有源区，提供优化的绝缘效果。<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于包括：衬底，具有一表面；多个有源区，设置在所述衬底的所述表面上，其中各所述有源区包含半导体层，所述半导体层与所述衬底之间具有第一界面；浅沟渠隔离，设置在所述衬底上并环绕所述有源区；以及多个埋藏式闸极，埋设在所述有源区内并位在所述第一界面之上。2.根据权利要求1所述的半导体器件，其特征在于，所述半导体层包括浓度渐变的异质原子。3.根据权利要求2所述的半导体器件，其特征在于，所述半导体层包括依序堆叠的第一半导体子层与第二半导体子层，所述第一半导体子层与所述第二半导体子层之间具有第二界面，所述第二界面具有圆弧形或六边形的截面。4.根据权利要求3所述的半导体器件，其特征在于，所述第一半导体子层的晶格小于所述第二半导体子层的晶格，所述第一半导体子层中所述异质原子的浓度大于所述第二半导体子层中所述异质原子的浓度。5.根据权利要求3所述的半导体器件，其特征在于，所述埋藏式闸极的通道重叠于所述第二界面。6.根据权利要求3所述的半导体器件，其特征在于，所述埋藏式闸极的通道高于所述第二界面。7.根据权利要求3所述的半导体器件，其特征在于，所述埋藏式闸极的通道介于所述第一界面与所述第二界面之间。8.根据权利要求1所述的半导体器件，其特征在于，还包括：至少一闸极线，设置在所述衬底上，位在两个相邻的所述埋藏式闸极之间；以及多个插塞，设置在所述有源区上并与所述闸极线交替设置，各所述插塞在垂直所述衬底的方向上依序与所述有源区与所述浅沟渠隔离重叠。9.根据权利要求1所述的半导体器件，其特征在于，各所述有源区具有上宽下窄的截面。10.根据权利要求9所述的半导体器件，其特征在于，各所述有源区的所述的截面具有倾斜程度不同的侧壁。11.一种半导体器件的制作方法，其特征在于包括：提供衬底，所述衬底具有一表面；在所述衬底的所述表面上形成多个有源区，其中各所述有源区内包含一半导体层，所述半导体层与所述衬底之间具有第一界面；在所述衬底上形成浅沟渠隔离，环绕所述有源区；以及在所述有源区内形成多...

【专利技术属性】
技术研发人员：王光荣，巫奉伦，夏忠平，孙淼，
申请(专利权)人：福建省晋华集成电路有限公司，
类型：发明
国别省市：