写驱动装置、显示芯片及显示器制造方法及图纸

一种写驱动装置、显示芯片及显示器。所述写驱动装置包括：数据处理及控制电路、行译码电路、驱动电压产生电路、列存储器阵列及列比较器阵列。其中，所述列存储器阵列，由若干个存储器组成，所述存储器与对应的一列像素电路耦接；所述存储器用于存储第一输入数据；列比较器阵列，由若干个比较器组成；其中，所述比较器与同一列的存储器及所述数据处理及控制电路耦接，适于将所述第一计数信号与所述存储器存储的第一输入数据进行比较，并在所述第一计数信号与所述存储器存储的第一输入数据相同时，产生列控制信号，以将所述驱动电压产生电路产的驱动电压保存在所在列中已选通的像素电路中。采用上述方案，可以降低写驱动装置的功耗。可以降低写驱动装置的功耗。可以降低写驱动装置的功耗。

【技术实现步骤摘要】
写驱动装置、显示芯片及显示器


[0001]本专利技术涉及电子电路
，具体涉及一种写驱动装置、显示芯片及显示器。

技术介绍

[0002]硅基有机发光显示屏(OLED on silicon)区别于传统的有机发光二极管(Organic Light
‑
Emitting Diode，OLED)显示器，它是基于硅片(芯片)进行设计的显示器。它的像素尺寸远小于传统的OLED，主要应用领域为VR、AR等领域。
[0003]在微显示(micro OLED)领域，即OLED on Silicon领域，硅基有机发光显示屏的驱动电路是直接制作于硅片上，使用标准的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)工艺流程。每个显示像素对应一个硅片上的一个像素电路。
[0004]然而，现有硅基有机发光显示屏的写驱动装置的功耗较高，写入速度也受到限制。

技术实现思路

[0005]本专利技术要解决的问题是：降低写驱动装置的功耗。
[0006]为解决上述问题，本专利技术实施例提供了一种写驱动装置，与像素阵列耦接，所述像素阵列由阵列分布的像素电路组成；所述写驱动装置适于对所述像素阵列中像素电路执行写入操作；
[0007]所述写驱动装置包括：
[0008]数据处理及控制电路，用于接收第一输入数据，将所接收的第一输入数据写入至列存储器阵列，以及输出第一计数信号、行地址信号及驱动电压使能信号；
[0009]行译码电路，与所述处理及控制电路连接，用于基于所述行地址信号，输出行选择信号，所述行选择信号用于选通所述像素阵列的至少一行像素电路；
[0010]驱动电压产生电路，与所述数据处理及控制电路耦接，适于在所述驱动电压使能信号的控制下，产生驱动电压；
[0011]所述列存储器阵列，由若干个存储器组成，所述存储器与对应的一列像素电路耦接；所述存储器用于存储第一输入数据；所述列存储器阵列中各存储器与像素阵列中各列像素电路一一对应；
[0012]列比较器阵列，由若干个比较器组成；所述列比较器阵列中各比较器与像素阵列中各列像素电路一一对应；
[0013]其中，所述比较器与同一列的存储器及所述数据处理及控制电路耦接，适于将所述第一计数信号与所述存储器存储的第一输入数据进行比较，并在所述第一计数信号与所述存储器存储的第一输入数据相同时，产生列控制信号，以将所述驱动电压产生电路产的驱动电压保存在所在列中已选通的像素电路中。
[0014]可选地，所述数据处理及控制电路所产生的第一计数信号，自初始值起递增。
[0015]可选地，所述数据处理及控制电路所产生的第一计数信号，自初始值起递减。
[0016]可选地，所述驱动电压产生电路所产生的驱动电压，按照预设变化方式，自初始驱
动电压向目标驱动电压逼近，所述初始驱动电压及目标驱动电压为可写入的驱动电压范围。
[0017]可选地，所述第一输入数据包括待显示图像中同一行各像素位置的图像数据。
[0018]可选地，所述数据处理及控制电路，还适于对所述图像数据进行处理，并将处理后的图像数据输出至所述列存储器阵列。
[0019]可选地，所述数据处理及控制电路，通过列译码的方式或者通过移位寄存器的方式，将所接收的第一输入数据写入至列存储器阵列。
[0020]可选地，所述存储器还用于同时存储第二输入数据；所述第二输入数据与所述第一输入数据对应所述像素阵列中不同行像素电路。
[0021]本专利技术实施例还提供了一种像素电路，所述像素电路适于采用上述任一种的写驱动装置执行写入操作；所述像素电路包括：
[0022]行控制开关管；
[0023]与所述行控制开关第一端耦接的列控制开关管；
[0024]与所述行控制开关管第二端耦接的存储电容；
[0025]与所述行控制开关管第二端耦接的驱动管；
[0026]以及与所述驱动管耦接的发光单元；
[0027]其中：所述行控制开关管适于接收行选择信号，以控制是否对所述像素电路执行写入操作；
[0028]所述列控制开关管适于接收列控制信号，以基于所述列控制信号，对所述像素电路执行写入操作；
[0029]所述存储电容，用于存储写入数据；
[0030]所述驱动管用于驱动所述发光单元发光。
[0031]本专利技术实施例还提供了一种显示芯片，所述显示芯片包括：上述任一种的写驱动装置，以及上述的像素电路。
[0032]本专利技术实施例还提供了一种显示装置，所述显示芯片包括：上述的显示芯片。
[0033]与现有技术相比，本专利技术实施例的技术方案具有以下优点：
[0034]应用本专利技术的方案，通过设置数据处理及控制电路、行译码电路、驱动电压产生电路、列存储器阵列及列比较器阵列，数据处理及控制电路可以将所接收的第一输入数据写入至列存储器阵列，并产生第一计数信号，行译码电路可以选通至少一行像素电路，驱动电压产生电路可以产生驱动端电压，列存储器阵列中存储器可以存储第一输入数据，列比较器阵列中比较器可以对第一计数信号与存储器存储的第一输入数据进行比较，在二者相同时，将驱动电压保存在所在列中已选通的像素电路中。整个写驱动装置，无需采用单独的数模转换结构或者列并行的数模转换结构，各器件的功耗均较低，由此可以将整个写驱动装置的功耗控制在很低的程度。并且，由于各比较器可以接收第一计数信号，在将第一计数信号与第一输入数据进行比较的同时，驱动电压产生电路所产生的电压会直接加载在像素电路内内部，一旦第一计数信号与第一输入数据的值相同，即可向所在列中已选通的像素电路发出列控制信号，使得已选通的像素电路完成电容采样，写入速度非常高，能够满足用于对高写入速度的要求。
附图说明
[0035]图1是一种像素电路及写驱动装置的结构示意图；
[0036]图2是本专利技术实施例中一种像素电路及写驱动装置的连接示意图；
[0037]图3是本专利技术实施例中一种像素电路的结构示意图。
具体实施方式
[0038]图1示出了一种最简单的2T1C(2个晶体管1个电容)像素电路10，该像素电路包括开关管M1、驱动管Md和电容C。当行选择信号WR为高电平时，晶体管M1打开，发光二极管D1所在的像素电路被选中。驱动电压VDATA通过晶体管M1写到电容C的上极板，即驱动管Md的栅极。当驱动电压VDATA与驱动管Md源极之间的电压差值大于驱动管Md的阈值电压Vth时，发光二极管D1开始有电流流过，发光二极管D1开始发光，其发光强度与流经的电流成正比。当行选择信号WR为低电平时，晶体管M1断开，驱动电压VDATA的电压保存在电容C上，发光二极管D1持续发光，直到晶体管M1再次打开，刷新驱动电压VDATA的电压值。
[0039]图1中像素电路10的写驱动装置，可以采用单独的数模转换(DAC)结构，或者列并行的DAC结构。以列并行的DAC结构为例，每个DAC本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种写驱动装置，与像素阵列耦接，所述像素阵列由阵列分布的像素电路组成；所述写驱动装置适于对所述像素阵列中像素电路执行写入操作；其特征在于，所述写驱动装置包括：数据处理及控制电路，用于接收第一输入数据，将所接收的第一输入数据写入至列存储器阵列，以及输出第一计数信号、行地址信号及驱动电压使能信号；所述第一计数信号与所述第一输入数据对应所述像素阵列中同一行像素电路；行译码电路，与所述处理及控制电路连接，用于基于所述行地址信号，输出行选择信号，所述行选择信号用于选通所述像素阵列的至少一行像素电路；驱动电压产生电路，与所述数据处理及控制电路耦接，适于在所述驱动电压使能信号的控制下，产生驱动电压；所述列存储器阵列，由若干个存储器组成，所述存储器与对应的一列像素电路耦接；所述存储器用于存储所述第一输入数据；所述列存储器阵列中各存储器与像素阵列中各列像素电路一一对应；列比较器阵列，由若干个比较器组成；所述列比较器阵列中各比较器与像素阵列中各列像素电路一一对应；其中，所述比较器与同一列的存储器及所述数据处理及控制电路耦接，适于将所述第一计数信号与所述存储器存储的第一输入数据进行比较，并在所述第一计数信号与所述存储器存储的第一输入数据相同时，产生列控制信号，以将所述驱动电压产生电路产的驱动电压保存在所在列中已选通的像素电路中。2.如权利要求1所述的写驱动装置，其特征在于，所述数据处理及控制电路所产生的第一计数信号，自初始值起递增。3.如权利要求1所述的写驱动装置，其特征在于，所述数据处理及控制电路所产生的第一计数信号，自初始值起递减。4.如权利要求1所述的写驱动装置，其特征在于，所述驱动...

【专利技术属性】
技术研发人员：张琦，
申请(专利权)人：锐芯微电子股份有限公司，
类型：发明
国别省市：