具有集成特定领域加速器的处理系统技术方案

本发明专利技术实施例通过向传统指令集架构(ISA)添加附加指令，并进一步添加加速器接口单元(130)到处理系统(100)以响应附加指令并与DSA交互，将若干领域特定加速器(DSA1

【技术实现步骤摘要】
【国外来华专利技术】具有集成特定领域加速器的处理系统


[0001]本申请涉及处理系统领域，尤其涉及一种具有集成领域特定加速器的处理系统。

技术介绍

[0002]加速器是一种设计用于处理特定计算密集型任务的设备。处理系统的主处理器通常将这些计算任务卸载到加速器，从而允许主处理器继续执行其他任务。图形加速器可能是最著名的加速器，因为它几乎适用于所有当前一代的个人计算机。然而，有许多其他不同类型的加速器。
[0003]传统地，加速器通过诸如外围组件互连高速(PCIe)总线的外部总线耦接到主处理器并与之通信。然而，被称为领域特定加速器(DSA)的加速器和处理系统最近已集成在同一芯片上。
[0004]然而，集成加速器和处理系统是一项非常重要的任务，部分原因是为了适应使用处理系统操作DSA所需的指令而对指令集架构(ISA)进行的任何更改都需要对工具链进行重大更改，而工具链是用于验证处理系统正确操作的复杂工具。因此，需要一种将DSA和处理系统集成到同一芯片上的简单方案。

技术实现思路

[0005]本专利技术提供了一种用于仅需要对工具链进行较少改动的将领域特定加速器(DSA)和处理系统集成到同一芯片上的简化方案。本专利技术提供了一种包括主处理器的处理系统，主处理器译码取出指令，并响应译码取出指令输出接口指令。所述处理系统还包括加速器接口单元，耦接到所述主处理器。所述加速器接口单元包括多个接口寄存器、和耦接到所述主处理器和所述多个接口寄存器的接收器。所述接收器从所述主处理器接收所述接口指令，根据所述接口指令生成所述多个命令中的命令，根据所述接口指令确定所述多个接口寄存器中的所识别接口寄存器，并输出命令到所识别接口寄存器。所识别接口寄存器执行所述接收器输出的命令。所述处理系统还包括多个领域特定加速器，耦接到所述多个接口寄存器。所述多个领域特定加速器中的领域特定加速器从所识别接口寄存器接收信息，并向所识别接口寄存器提供信息。
[0006]本专利技术还包括一种操作加速器接口单元的方法。所述方法包括：从主处理器接收接口指令；根据所述接口指令生成多个命令中的一命令；根据所述接口指令确定耦接到多个领域特定加速器的多个接口寄存器中的所识别接口寄存器；和输出所述命令至所识别接口寄存器。所识别接口寄存器执行所述接收器输出的命令。
[0007]本专利技术还包括一种操作处理系统的方法。所述方法包括：采用主处理器译码取出指令；响应于所述取出指令的译码输出接口指令。所述方法还包括：从所述主处理器接收所述接口指令；根据所述接口指令生成多个命令中的一命令；根据所述接口指令，确定耦接到多个领域特定加速器的多个接口寄存器中的所识别接口寄存器；和输出所述命令至所识别接口寄存器。所识别接口寄存器执行所述接收器输出的命令。
[0008]通过参考下面的详细描述和附图，将更好地理解本专利技术的特征和优点，附图给出了利用本专利技术原理的说明性实施例。为了更好地说明本申请的技术手段，以便按照说明书的内容实施本申请，并使本申请的上述及其他目的、特征和优点更加容易理解下面给出本申请的具体实施例。
附图说明
[0009]通过阅读下文中优选实施例的详细描述，各种其他优点和益处对于本领域普通技术人员将变得显而易见。附图仅用于说明优选实施例，并不构成对本申请的限制。此外，在各个附图中，相同的附图标记用于指示相同的部分。在附图中：
[0010]图1是图示根据本专利技术的处理系统100的示例的框图。
[0011]图2是图示根据本专利技术的操作主处理器110的方法200的示例的流程图。
[0012]图3A
‑
图3C是图示根据本专利技术的操作加速器接口单元130的方法300的示例的流程图。
具体实施方式
[0013]将参照附图更详细地描述本公开的示例性实施例。尽管在附图中示出了本公开的示例性实施例，但是应当理解，本公开可以以各种形式实施而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了提供对本公开的更透彻的理解，并且将本公开的范围充分地传达给本领域的技术人员。
[0014]如图1示出了图示根据本专利技术的处理系统100的示例的框图。如图1所示，处理系统100包括主处理器110，主处理器110包括主译码器112、耦接到主译码器112的多字GPR114、以及耦接到主译码器112和GPR114的输入级116。此外，主处理器110还包括耦接到输入级116的执行级120和耦接到主译码器112、执行级120和GPR114的交换器122。
[0015]如图1进一步所示，处理系统100还包括耦接到主处理器110的输入级116和交换器122的加速器接口单元130。加速器接口单元130包括耦接到输入级116的接收器132，以及每个耦接到接收器132的多个接口寄存器RG1
‑
RGn。
[0016]在操作时，接收器132从主处理器110接收接口指令，主处理器110译码取出指令，并且响应于取出指令的译码将接口指令输出到接收器132。接收器132不以与主处理器110的译码器112相同的方式取出指令，而是仅当取出指令指示主处理器100提供接口指令时才接收接口指令。
[0017]另外，接收器132根据接口指令生成多个命令中的一命令，根据接口指令确定多个接口寄存器中的所识别接口寄存器，并将该命令输出到响应该命令的所识别接口寄存器。
[0018]在本示例中，接收器132包括耦接到输入级116的前端134、耦接到前端134的接口译码器136和耦接到前端134的超时计数器138。此外，接口寄存器RG1
‑
RGn分别耦接到前端134和接口译码器136。
[0019]在操作时，前端134从主处理器110接收接口指令，根据接口指令生成命令，将命令广播到接口寄存器RG，根据接口指令确定标识信息，并输出标识信息。接口译码器136进而根据标识信息确定所识别接口寄存器，生成使能信号，并将使能信号输出到通过执行由前端134广播的命令来响应的所识别接口寄存器。
[0020]每个接口寄存器RG具有命令寄存器140和响应寄存器142，命令寄存器140具有若干32位命令存储位置C1
‑
Cx，响应寄存器142具有若干32位响应存储位置R1
‑
Ry。尽管本示例将每个命令寄存器140示出为具有相同数量的命令存储位置Cx，但是可替代地，命令寄存器140可以具有不同数量的命令存储位置C。类似地，尽管本示例示出了每个响应寄存器142具有相同数量的响应存储位置Ry，但是可替代地，响应寄存器142可以具有不同数量的响应存储位置R。
[0021]此外，每个接口寄存器RG具有耦接到命令寄存器140的先进先出(FIFO)输出队列144和耦接到响应寄存器142的FIFO输入队列146。每行FIFO输出队列144具有与命令寄存器140中的存储位置数目相同的存储位置。类似地，每行FIFO输入队列146具有与响应寄存器142中的存储位置数目相同的存储位置。
[0022]此外，加速器接口单元130包括耦接到接本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种处理系统，包括：主处理器，译码取出指令，并响应译码取出指令输出接口指令；加速器接口单元，耦接到所述主处理器，所述加速器接口单元包括：多个接口寄存器；和接收器，耦接到所述主处理器和所述多个接口寄存器，所述接收器从所述主处理器接收所述接口指令，根据所述接口指令生成所述多个命令中的命令，根据所述接口指令确定所述多个接口寄存器中的所识别接口寄存器，并输出命令到所识别接口寄存器，所识别接口寄存器执行所述接收器输出的命令；和多个领域特定加速器，耦接到所述多个接口寄存器，所述多个领域特定加速器中的领域特定加速器从所识别接口寄存器接收信息，并向所识别接口寄存器提供信息。2.根据权利要求1所述的处理系统，其中，每个接口寄存器包括：命令寄存器，具有若干命令存储位置；输出队列，耦接到所述命令寄存器和多个领域特定加速器中的领域特定加速器；响应寄存器，具有若干响应存储位置的；和输入队列，耦接到所述响应寄存器和所述领域特定加速器。3.根据权利要求2所述的处理系统，其中，所述主处理器包括：主译码器，译码取出指令；通用寄存器，耦接到所述主译码器；输入级，耦接所述主译码器、所述通用寄存器和所述前端；和执行级，耦接到所述输入级。4.根据权利要求2所述的处理系统，其中，所述接收器包括：前端，耦接至所述主处理器，所述前端从所述主处理器接收所述接口指令，根据所述接口指令生成命令，广播所述命令至所述多个接口寄存器，根据所述接口指令确定标识信息，并输出所述标识信息；和接口译码器，耦接于所述前端，所述接口译码器根据所述标识信息确定所识别接口寄存器，产生使能信号，并输出所述使能信号至所识别接口寄存器。5.根据权利要求4所述的处理系统，其中，在所述接口指令为写指令时，所述前端根据所述接口指令生成所述多个命令中的一写命令，除了所述接口指令之外还从所述主处理器接收一数值，将所述写命令和所述数值广播到所述多个接口寄存器；和所识别接口寄存器响应所述使能信号将所述数值写入所识别接口寄存器的命令寄存器。6.根据权利要求5所述的处理系统，其中，所述加速器接口单元进一步包括多路复用器，耦接到所述接口译码器和所述多个接口寄存器。7.根据权利要求6所述的处理系统，其中，在所述接口指令为入栈就绪指令时，所述前端根据所述接口指令生成多个指令中的一入栈就绪指令，并将所述入栈就绪指令广播至所述多个接口寄存器。所述接口译码器响应于所识别接口寄存器的确定，除了所述使能信号之外还输出所述选择信号；所述识别接口缓存器响应所述使能信号决定所识别接口缓存器的输出队列是否能够
接受所述命令寄存器中存储的数值，当所识别接口寄存器的输出队列能够接受命令寄存器中的数值时，输出就绪值到所述多路复用器，并且当所识别接口寄存器的输出队列不能接受所述命令寄存器中存储的数值时，向所述多路复用器输出未就绪值；和所述多路复用器响应于所述选择信号传递所述就绪信号或未就绪信号。8.根据权利要求7所述的处理系统，其中，在所述接口指令为入栈指令时，所述前端根据接口指令生成所述多个命令中的入栈命令，并将所述入栈命令广播至所述多个接口寄存器。和所识别接口寄存器响应所述使能信号将存储在所述命令寄存器中的数值入栈所述输出队列。9.根据权利要求6所述的处理系统，其中，在所述接口指令为读就绪指令时，所述前端根据所述接口指令生成所述多个命令中的一个读就绪命令，并将所述读就绪命令广播至所述多个接口寄存器。所述接口译码器响应于所识别接口寄存器的确定，除了所述使能信号之外还输出所述选择信号；所识别接口寄存器确定所识别接口寄存器的输入队列是否保持来自上述的领域特定加速器的响应值，在所识别接口寄存器的输入队列保持响应值时输出就绪值到多路复用器，并且在所识别接口寄存器的输入队列不保持响应值时输出非就绪值到所述多路复用器；和所述多路复用器响应于所述选择信号传递所述就绪信号或所述未就绪信号。10.根据权利要求9所述的处理系统，其中，在所述接口指令为出栈指令时，所述前端根据所述接口指令生成所述多个命令中的出栈命令，并将所述出栈命令广播至所述多个接口寄存器；和所识别接口寄存器响应所述使能信号，将来自领域特定加速器的输入队列中的所述响应值...

【专利技术属性】
技术研发人员：王雨豪，杜朝阳，陈彦光，韩伟，李双辰，薛菲，郑宏忠，
申请(专利权)人：阿里巴巴集团控股有限公司，
类型：发明
国别省市：