一种解决SRAM模块闩锁问题与增强SRAM模块可靠性的方法技术

本发明专利技术提供一种解决ＳＲＡＭ模块闩锁问题以及增强ＳＲＡＭ模块可靠性的方法，与现有方案相比，可以解决单片ＳＲＡＭ模块闩锁对系统的影响而不用进行双机切换，实际情况下两片或大于两片ＳＲＡＭ模块同时发生闩锁事件的概率基本为零，最大可以纠错为８位（一个符号），能检测１６位错误（两个符号错），比现有采用汉明码的方案有所提高，同时内置了自刷新电路，在不影响ＣＰＵ的效率情况下即可快速完成对ＳＲＡＭ模块的刷新，当一个芯片损坏的情况下，系统依然可以工作，增加了ＦＰＧＡ的成本，但降低了对ＳＲＡＭ模块器件等级的要求，降低了总的成本，实现本发明专利技术的目的。

【技术实现步骤摘要】

本专利技术涉及一种航天星载计算机SRAM模块的解决方法，特别涉及一种 解决星载计算机SRAM模块闩锁问题以及增强SRAM模块可靠性的方法。
技术介绍
目前，在星载计算机中CPU所使用的内部存储器SRAM(以下简称SRAM 模块)的校验方法大部分都是采用了汉明编码来进行EDAC (错误检测与纠 正)，例如8086是采用了 16位的汉明码，ERC32是采用了 32位汉明码，但是 这样只能解决SRAM模块单个位翻转的情况，如果当SRAM模块发生闩锁， 那么整个CPU控制系统就要断电，并采用切换电路使用备份系统。然而，由于等级的SRAM模块极易发生闩锁事件，对于SRAM模块器件 的采用多年来一直严格控制器件等级，即使是这样也不能保证SRAM模块不 发生单粒子效应。基于上述原因，特别需要解决SRAM模块闩锁问题，使得SRAM模块发 生了闩锁后系统依然能正常工作。
技术实现思路
本专利技术的目的在于提供一种解决SRAM模块闩锁问题以及增强SRAM模 块可靠性的方法，克服现有技术的不足，使得SRAM模块发生了闩锁后系统 依然能正常工作。本专利技术所解决的技术问题可以采用以下技术方案来实现一种解决SRAM模块闩锁问题以及增强SRAM模块可靠性的方法，其特 征在于，每个所述SRAM模块单独连接有一个电源模块，所述电源模块对所 述SRAM模块的电压进行监控并独立控制，所述星载计算机中的CPU控制模 块通过FPGA控制器对所述SRAM模块进行译码与编解码操作。在本专利技术的一个实施例中，所述FPGA控制器通过RS编解码电路对所述4SRAM模块进行译码与编解码操作，有效防止了 CPU控制模块的损坏对系统 的影响。在本专利技术的一个实施例中，所述FPGA控制器采用单片反熔丝FPGA或 FLASH型FPGA。在本专利技术的一个实施例中，所述FPGA控制器还包括一自刷新模块，当 CPU控制模块失效重置后，在很短时间内即可对所述SRAM模块进行刷新。在本专利技术的一个实施例中，所述FPGA控制器采用了读一>双错一>重试的 操作方式，有效防止了电路干扰。在本专利技术的一个实施例中，所述电源模块包含一电源芯片，所述电源芯片 的VCC端连接电源输入，所述电源芯片的VCC—MEN端直接向所述SRAM模 块供电，所述电源芯片的VCC—MEN端通过一分压电路后反馈输入所述电源 芯片的MEN—SENSE端，所述电源芯片的MEN一LU端接入所述FPGA控制器， 用于监控所述SRAM模块的供电情况，所述FPGA控制器通过所述电源芯片 的MEN—OFF端控制关断所述电源模块，所述FPGA控制器通过所述电源芯片 的MEN—SET端控制所述电源模块的电压输出。进一步，为了方便检测所述电源模块，在所述电源芯片的VCC一MEM端 添加了一个发光二级管和一个短路跳线用来模拟单粒子闩锁产生的大电流。在本专利技术的一个实施例中，所述FPGA控制器包含CPU接口电路、自刷 新电路、编码电路、解码电路、SRAM控制电路、UART数据传输电路、定时 电路、SRAM电压监控电路、单、双错计数电路和SEL计数电路；所述FPGA 控制器通过所述CPU接口电路与所述CPU控制模块连接，所述CPU接口电 路分别与所述编码电路、解码电路、UART数据传输电路、定时电路、单、双 错计数电路和SEL计数电路连接，所述自刷新电路分别与所述编码电路和解 码电路连接，所述SEL计数电路通过所述SRAM电压监控电路与所述SRAM 控制电路连接，所述SRAM控制电路与所述编码电路连接，所述单、双错计 数电路与所述解码电路连接。本专利技术的一种解决SRAM模块闩锁问题以及增强SRAM模块可靠性的方 法，与现有方案相比，可以解决单片SRAM模块闩锁对系统的影响而不用进 行双机切换，实际情况下两片或大于两片SRAM模块同时发生闩锁事件的概率基本为零，最大可以纠错为8位(一个符号)，能检测16位错误(两个符号 错)，比现有采用汉明码的方案有所提高，同时内置了自刷新电路，在不影响CPU的效率情况下即可快速完成对SRAM模块的刷新，当一个芯片损坏的情 况下，系统依然可以工作，增加了FPGA的成本，但降低了对SRAM模块器 件等级的要求，降低了总的成本，实现本专利技术的目的。附图说明图l为本专利技术的设计结构图2为本专利技术的电源模块的示意图3为本专利技术的FPGA控制器的结构示意图4为本专利技术的RS编解码器的实现示意图。具体实施例方式为了使本专利技术实现的技术手段、创作特征、达成目的与功效易于明白了解， 下面结合具体图示，进一步阐述本专利技术。如图1所示，为本专利技术的设计结构图，采用了 CPU+FPGA+SRAM模块 +LDO的结构对CPU的程序存储区与重要数据存储区的SRAM模块的保护， 本专利技术的解决SRAM模块闩锁问题以及增强SRAM模块可靠性的方法，每个 SRAM模块30单独连接有一个电源模块40，采用单独供电方式，使得SRAM 模块发生闩锁时整机电源电压不受影响，防止由于闩锁事件使系统供电短路的 情况，电源模块43对SRAM模块30的电压进行监控并独立控制；所述星载 计算机中的CPU控制模块10通过FPGA控制器20对SRAM模块30进行译 码与编解码操作，在本专利技术中，FPGA控制器20采用Antifbse器件，其主要的 原因是它对SEL与SEU是免疫的，在FPGA控制器20中主要实现SRAM模 块器件的EDAC (错误检测与纠正)，其中16位用来作为校验位，32位或64 位用来作为正常的数据存储位，同时FPGA控制器20还实现了对SEL检测与 恢复控制、对CPU控制模块10实现地址译码等工作。在本专利技术中，SRAM模块30采用了 HM628512的SRAM模块器件作为存 储器件，在实际中可以选择其它的通用8位存储器；CPU控制模块10采用了68086作为主控制器，实际设计中可以选择任意一个32位或16位的CPU做主 控制器，为了方便RS232 口调试，时钟采用了 14.745Mh经过82C84分频后进 入CPU控制模块10与FPGA控制器20;系统的PROM采用了 28C64作为存 储PROM，与8086体系结构一样采用了两片， 一片为奇地址，别一片是偶地 址。如图2所示，电源模块40包含一电源芯片41，在本专利技术中，电源芯片41 采用LDO MAX883芯片，电源芯片41的VCC端连接电源输入，电源输入为 5.5V，经过电源芯片41的VCC—MEN端直接向SRAM模块30供电，正常供 电电压为5V，电源芯片41的VCC—MEN端通过一分压电路后反馈输入所述电 源芯片的MEN—SENSE端；当SRAM模块30发生闩锁事件时，会产生很大的 闩锁电流，从而拉低电源芯片41的VCC—MEN端的电压，使之低于5V;电源 芯片41内部提供了一个低电压比较器，当电源芯片41的MEM—SENSE端电 压低于L2V时，电源芯片41的MEM—LU端会输出一个低电平，否则为高电 平，电源芯片41的MEN一LU端接入FPGA控制器20，用于监控SRAM模块 30的供电情况，当SRAM模块30供电电压正常时，电源芯片41的MEM—LU 为高电平；在SRAM模块30供电电压VCC—MEM为5V的情况下，分压后电 压为1.3V，当VCC—MEM低于4.6V时，分压后电压即M本文档来自技高网...

【技术保护点】
一种解决ＳＲＡＭ模块闩锁问题以及增强ＳＲＡＭ模块可靠性的方法，其特征在于，每个所述ＳＲＡＭ模块单独连接有一个电源模块，所述电源模块对所述ＳＲＡＭ模块的电压进行监控并独立控制，所述星载计算机中的ＣＰＵ控制模块通过ＦＰＧＡ控制器对所述ＳＲＡＭ模块进行译码与编解码操作。

【技术特征摘要】

【专利技术属性】
技术研发人员：常亮，张宇宁，李华旺，
申请(专利权)人：上海微小卫星工程中心，
类型：发明
国别省市：31[中国|上海]