一种F类功率放大器小型化设计方法及电路结构技术

本发明专利技术公开了一种F类功率放大器小型化设计方法及电路结构，该电路包括：输入基波匹配电路、稳定电路、栅极偏置电路、晶体管、漏极偏置电路、谐波阻抗控制电路、输出基波匹配电路。本发明专利技术中的F类功率放大器可以实现仅对高阶谐波阻抗控制电路采用分布参数电路，而对低阶谐波阻抗控制电路以及剩余电路采用集总参数电路，相对于完全采用分布参数电路，本发明专利技术提出的电路结构既缩小了功放的尺寸，又考虑到了高阶谐波频率过高而通过寄生电容泄露的问题，能够解决现有F类功率放大器存在的在高频环境下无法同时实现小型化与高效率的问题。其结构有利于多级功率放大电路与集成功率放大电路的实现，该电路结构简单，易于实现，降低了成本，具有很好的应用前景。具有很好的应用前景。具有很好的应用前景。

【技术实现步骤摘要】
一种F类功率放大器小型化设计方法及电路结构


[0001]本专利技术涉及无线通信功放
，尤其涉及一种F类功率放大器小型化设计方法及电路结构。

技术介绍

[0002]功率放大器作为无线通信系统中重要的前端器件，是利用电源提供的直流能量将已调制的频带信号放大到所需要的功率值并送到天线中发射，保证在一定区域内的接收机可以收到满意的信号电平，其设计的好坏直接影响着整个电路系统。
[0003]F类功率放大器因其理想工作效率能够达到100％而受到了大量的关注，在现有技术方案中，F类功率放大器输出匹配的实现形式既可以采用LC集总元件，也可以使用传输线。采用LC集总元件时，在高频环境下，由于高阶谐波频率过高，其分量可通过寄生电容泄露，从而影响了高阶谐波开路的状态，也就造成效率的降低。
[0004]故在高频环境下，一般会采用分布参数电路来设计F类功率放大器。2020年，姜岩峰等人在技术专利《基于谐波控制的F类功率放大器、无线发射终端及系统》中，具体实施例的F类功率放大器采用分布参数电路设计，放大器工作在2.45GHz，最大功率附加效率达到70.96％，但是如果实际电路中选用0402封装的电容，板材选用Rogers厚度为0.508mm的RO4350B板材，最后整个电路的版图大小约为100mm
×
30mm，这样的结构尺寸不利于多级功率放大电路与集成功率放大电路的实现。
[0005]故，针对目前现有技术中存在的上述不足之处，有必要进行研究和改进，以提供一种在保持功率放大器的输出功率与效率的情况下缩小功率放大器的设计方案，以解决现有技术中存在的不足之处。

技术实现思路

[0006]有鉴于此，本专利技术提出一种F类功率放大器小型化设计方法及电路结构，所述F类功率放大器可以实现仅对高阶谐波阻抗控制电路采用分布参数电路，而对低阶谐波阻抗控制电路以及剩余电路采用集总参数电路，相对于完全采用分布参数的电路，本专利技术提出的电路结构既缩小了功放的尺寸，又考虑到了高阶谐波频率过高而通过寄生电容泄露的问题，能够解决现有F类功率放大器存在的在高频环境下无法同时实现小型化与高效率的问题。
[0007]一种F类功率放大器小型化设计方法及电路结构，该电路包括：输入基波匹配电路、稳定电路、栅极偏置电路、晶体管、漏极偏置电路、谐波阻抗控制电路、输出基波匹配电路；
[0008]所述输入基波匹配电路的输入端作为整个所述功率放大器的输入端，所述输入基波匹配电路的输出端连接所述稳定电路的输入端，所述稳定电路的输出端连接所述晶体管的栅极，所述栅极偏置电路与晶体管栅极相，所述晶体管的源极接地，所述漏极偏置电路与晶体管漏极相连，所述晶体管的漏极连接所述谐波阻抗控制电路的输入端，所述谐波阻抗
控制电路的输出端连接所述输出基波匹配电路的输入端，所述输出基波匹配电路的输出端作为整个所述功率放大器的输出端。
[0009]进一步地，输入基波匹配电路包括电感L4与电容C4；电感L4的一端与输入基波匹配电路的输入端相连，另一端接地；电容C4的一端与输入基波匹配电路的输入端相连，另一端与输入基波匹配电路的输出端相连。
[0010]进一步地，稳定电路包括电容C1与电阻R1构成的RC并联电路，RC并联电路的一端与稳定电路的输入端相连，另一端与稳定电路的输出端相连。
[0011]进一步地，栅极偏置电路包括扼流电感L2与滤波电容C6；扼流电感L2的一端与晶体管的栅极相连，另一端与直流偏置电源VGS相连；滤波电容C6一端与直流偏置电源VGS相连，另一端接地。
[0012]进一步地，漏极偏置电路包括扼流电感L3与滤波电容C7；扼流电感L3的一端与晶体管的漏极相连，另一端与直流偏置电源VDS相连；滤波电容C7一端与直流偏置电源VDS相连，另一端接地。
[0013]进一步地，谐波阻抗控制电路包括三次谐波阻抗控制电路与二次谐波阻抗控制电路；其中三次谐波阻抗控制电路包括微带线TL1与微带线TL2；微带线TL1的一端与谐波阻抗控制电路的输入端相连，另一端与二次谐波阻抗控制电路中的电容C3相连；微带线TL2的一端与二次谐波阻抗控制电路中的电容C3相连，另一端开路；TL1与TL2均为电长度为λ/12、特征阻抗为50Ω的传输线，λ为基波频率的波长；二次谐波阻抗控制电路包括电感L1、电容C2组成的并联谐振器与电容C3；电感L1、电容C2组成的并联谐振器的一端接地，另一端与谐波阻抗控制电路的输出端相连；电容C3的一端与谐波阻抗控制电路的输出端相连，另一端与三次谐波阻抗控制电路中的微带线TL1与微带线TL2相连；电感L1、电容C2组成的谐振器在基波频率发生谐振。
[0014]进一步地，输出基波匹配电路包括电容电感L5与C5；电感L5的一端与输出基波匹配电路的输入端相连，另一端接地；电容C5的一端与输出基波匹配电路的输入端相连，另一端与输出基波匹配电路的输出端相连。
[0015]本专利技术中的F类功率放大器可以实现仅对高阶谐波阻抗控制电路采用分布参数电路，而对低阶谐波阻抗控制电路以及剩余电路采用集总参数电路，相对于完全采用分布参数的电路，本专利技术提出的电路结构既缩小了功放的尺寸，又考虑到了高阶谐波频率过高而通过寄生电容泄露的问题，能够解决现有F类功率放大器存在的在高频环境下无法同时实现小型化与高效率的问题。其结构有利于多级功率放大电路与集成功率放大电路的实现，该电路结构简单，易于实现，降低了成本，具有很好的应用前景。
附图说明
[0016]为了更清楚地说明本专利技术实施例的技术方案，下面将对本专利技术实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0017]图1是本专利技术一种F类功率放大器小型化设计方法及电路结构的原理框图。
[0018]图2是本专利技术一个实施例中一种F类功率放大器小型化设计方法及电路结构整体
电路图。
[0019]图3是本专利技术一个实施例中功率放大器的功率附加效率(PAE)仿真图。
[0020]图4是本专利技术一个实施例中功率放大器的增益仿真图。
具体实施方式
[0021]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0022]以下结合具体实施例对本专利技术的实现进行详细描述：
[0023]本实施例提供一种运用F类功率放大器小型化设计方法及电路结构的电路，参见图2，所述F类功率放大器电路包括：晶体管；栅极偏置电路；漏极偏置电路；电容C3与L1/C2谐振器构成的二次谐波阻抗控制电路；TL1与TL2构成的三次谐波控制电路；电感L4与电容C4构成的L型输入基波匹配电路；L5与C5构成的L型输出基波匹配电路；电容本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种F类功率放大器小型化设计方法及电路结构，其特征在于，该电路包括：输入基波匹配电路、稳定电路、栅极偏置电路、晶体管、漏极偏置电路、谐波阻抗控制电路、输出基波匹配电路；所述输入基波匹配电路的输入端作为整个所述功率放大器的输入端，所述输入基波匹配电路的输出端连接所述稳定电路的输入端，所述稳定电路的输出端连接所述晶体管的栅极，所述栅极偏置电路与晶体管栅极相，所述晶体管的源极接地，所述漏极偏置电路与晶体管漏极相连，所述晶体管的漏极连接所述谐波阻抗控制电路的输入端，所述谐波阻抗控制电路的输出端连接所述输出基波匹配电路的输入端，所述输出基波匹配电路的输出端作为整个所述功率放大器的输出端。2.根据权利要求1所述一种F类功率放大器小型化设计方法及电路结构，其特征在于，所述输入基波匹配电路包括电感L4与电容C4；所述电感L4的一端与输入基波匹配电路的输入端相连，另一端接地；所述电容C4的一端与输入基波匹配电路的输入端相连，另一端与输入基波匹配电路的输出端相连。3.根据权利要求1所述一种F类功率放大器小型化设计方法及电路结构，其特征在于，所述稳定电路包括电容C1与电阻R1构成的RC并联电路，所述RC并联电路的一端与稳定电路的输入端相连，另一端与稳定电路的输出端相连。4.根据权利要求1所述一种F类功率放大器小型化设计方法及电路结构，其特征在于，所述漏极偏置电路包括扼流电感L3与滤波电容C7；所述扼流电感L3的一端与晶体管的漏极相连，另一端与直流偏置电源VDS相连；所述滤波电...

【专利技术属性】
技术研发人员：史钧任，胡林，赵德双，熊伟旭，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：