具有支持存储器操作的虚拟行的非易失性存储器制造技术

本发明专利技术涉及具有支持存储器操作的虚拟行的非易失性存储器。一种存储器阵列，包括多个行和列、具有存储器单元部分和虚拟单元部分。位线连接至这些存储器单元和该虚拟单元部分。该虚拟单元部分包括第一行虚拟单元和第二行虚拟单元。该第一行中的这些虚拟单元与这些位线的第一位线组的相应位线具有第一连接并且与第一源极线具有第二连接。该第二行中的这些虚拟单元与该多条位线的第二位线组的相应位线具有第一连接并且与第二源极线具有第二连接。选择性地致动这些虚拟单元以根据存储器操作模式将该第一和第二源极线处的电压分别耦合至该第一和第二位线组。合至该第一和第二位线组。合至该第一和第二位线组。

【技术实现步骤摘要】
具有支持存储器操作的虚拟行的非易失性存储器
[0001]分案申请说明
[0002]本申请是申请日为2017年08月07日、申请号为201710667126.8、名称为“具有支持存储器操作的虚拟行的非易失性存储器”的中国专利申请的分案申请。


[0003]本专利技术涉及非易失性存储器(NVM)，并且更具体地涉及使用存储器单元的虚拟行来支持NVM内的存储器操作。

技术介绍

[0004]现在参照图1，示出了常规非易失性存储器(NVM)100的框图。存储器100包括安排在存储器阵列104中的多个NVM单元102，该存储器阵列包括多个行106和多个列108。
[0005]图2示出了示例NVM单元102的电路图。此电路仅是NVM单元的一个示例，并且将理解的是，可以使用其他NVM单元电路配置。NVM单元102由n沟道MOSFET选择晶体管116和n沟道MOSFET浮栅晶体管118的源极
‑
漏极路径的串联连接形成。NVM单元102包括耦合至串联连接的源极
‑
漏极路径的第一端(浮栅晶体管118的漏极处)的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器，包括：存储器阵列，所述存储器阵列包括多个行和列，所述存储器阵列包括存储器部分和虚拟部分，所述存储器部分包括存储器单元，所述虚拟部分包括虚拟单元；多条位线，所述存储器阵列的每一列有一条位线，每条位线连接至所述列内的所述存储器单元；其中，所述虚拟部分包括：第一行虚拟单元，所述第一行虚拟单元包括第一多个虚拟单元对，所述第一多个虚拟单元对中的每个虚拟单元对与所述多条位线的第一位线组的相应位线具有共用连接，用于所述第一行的每个虚拟单元对中的每个虚拟单元具有与第一源极线的第二连接；以及第二行虚拟单元，所述第二行虚拟单元包括第二多个虚拟单元对，所述第二多个虚拟单元对中的每个虚拟单元对与所述多条位线的第二位线组的相应位线具有共用连接，用于所述第二行的每个虚拟单元对中的每个虚拟单元具有与第二源极线的第二连接。2.如权利要求1所述的存储器，其中所述多条位线的第一位线组的位线与所述多条位线的第二位线组的位线交替。3.如权利要求1所述的存储器，进一步包括控制电路，所述控制电路被配置用于根据存储器操作模式将可选参考电压施加到所述第一和第二源极线。4.如权利要求3所述的存储器，其中，当所述存储器在运行读取存储器操作模式时，由所述控制电路施加到所述第一和第二源极线两者上的所述可选参考电压是接地电压。5.如权利要求4所述的存储器，进一步包括：列解码器，所述列解码器被配置用于选择性地连接所述多条位线的所述第一位线组，以便从连接至所述第一位线组的位线上的第一存储器单元组中进行读取；以及所述控制电路，所述控制电路进一步被配置用于选择性地致动所述第二行虚拟单元内的所述虚拟单元以将所述多条位线的所述第二位线组连接至所述接地电压，以便通过所述多条位线的所述第二位线组将所述接地电压施加到所述第一存储器单元组。6.如权利要求4所述的存储器，进一步包括：列解码器，所述列解码器被配置用于选择性地连接所述多条位线的所...

【专利技术属性】
技术研发人员：V，
申请(专利权)人：意法半导体国际有限公司，
类型：发明
国别省市：