伪随机码生成电路、方法技术

本申请提供了一种伪随机码的生成电路、方法。伪随机码的生成电路包括：初始值模块，用于存储指定的初始状态值和反馈多项式；异或门阵列模块，所述异或门阵列模块与初始值模块连接，用于对初始状态值进行计算，生成高位状态值；数据流存储模块，用于根据初始状态值和高位状态值生成当前周期的状态数据，并在状态数据中选择预设位数的状态值作为输出数据流；数据输出模块能够将输出数据流作为伪随机码输出。本申请通过异或门阵列模块生成多位状态值组成的状态数据，通过数据流存储模块输出预设位数的状态数据，一次输出多位伪随机码，提高伪随机码应用在测试场景时的测试效率。伪随机码应用在测试场景时的测试效率。伪随机码应用在测试场景时的测试效率。

【技术实现步骤摘要】
伪随机码生成电路、方法


[0001]本申请涉及数据通信
，具体涉及一种伪随机码生成电路、方法。

技术介绍

[0002]PRBS（Pseudo
‑
Random Binary Sequence，伪随机码）能够产生随机的数据流，常用于高速数字通信链路的仿真和测试。LFSR（Linear Feedback Shift Register，线性反馈移位寄存器）用于产生可重复的伪随机码序列。
[0003]现有的利用LFSR生成伪随机码序列通过移位寄存器不断地将最右端的值输出，然后整体向右移位的方式生成数据流。这种方式每次只输出1bit数据，在需要进行高速测试的应用，对时钟信号的频率要求较高，并且每次输出的数据量太少，影响测试效率。

技术实现思路

[0004]本申请的一个目的在于提出一种伪随机码的生成电路、方法，以满足不同时钟信号的频率要求，提高测试效率。
[0005]根据本申请实施例的一方面，提供了一种伪随机码的生成电路，包括：初始值模块，用于存储指定的初始状态值和反馈多项式；异或门阵列模块，所述异或门阵列模块一端与所述初始值模块连接，用于根据所述反馈多项式，对所述初始状态值进行计算，生成高位状态值；数据流存储模块，所述数据流存储模块与所述初始值模块、所述异或门阵列模块连接，用于根据所述初始状态值与所述高位状态值生成当前周期的状态数据，并在所述状态数据中选择预设位数的状态值作为当前周期的输出数据流；数据输出模块，所述数据输出模块的输入端与所述数据流存储模块的输出端连接，用于将所述输出数据流作为伪随机码输出。
[0006]根据本申请实施例的一方面，提供了一种伪随机码的生成方法，包括：获取初始状态值和反馈多项式；基于所述反馈多项式对所述初始状态值进行计算，生成高位状态值；根据所述初始状态值和所述高位状态值生成当前周期的状态数据，在所述状态数据中选择预设位数的状态值；将所述预设位数的状态值输出为当前周期的伪随机码。
[0007]在本申请实施例中，提供了伪随机码生成电路，包括初始值模块、异或门阵列模块、数据流存储模块和数据输出模块，初始值模块用于存储初始状态值和反馈多项式，根据反馈多项式确定异或门阵列模块的结构，根据异或门阵列模块对初始状态值进行计算，生成高位状态值，通过数据流存储模块根据初始状态值和高位状态值生成状态数据，并在状态数据中选择预设位数的状态值，供数据输出模块输出为伪随机码，本申请实施例提供的伪随机码生成电路能够一次输出预设位数的状态值作为伪随机码，增加了每个周期伪随机码的数据流数量，从而适应于多种频率比的时钟信号，并且，一次能够输出多位数据流，一
定程度上提高了通过伪随机码进行测试时的测试效率。
[0008]本申请的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本申请的实践而习得。
[0009]应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。
附图说明
[0010]通过参考附图详细描述其示例实施例，本申请的上述和其它目标、特征及优点将变得更加显而易见。
[0011]图1示出了根据本申请一个实施例的伪随机码生成电路的电路结构示意图。
[0012]图2示出了根据本申请另一个实施例的伪随机码生成电路的电路结构示意图。
[0013]图3示出了本申请另一个实施例的伪随机码生成电路的电路结构示意图。
[0014]图4示出了本申请一个实施例提供的伪随机码生成方法的流程示意图。
[0015]图5示出了根据本申请一个实施例提供的伪随机码生成装置的结构示意图。
[0016]图6示出了根据本申请一个实施例提供的电子设备的结构示意图。
具体实施方式
[0017]现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些示例实施方式使得本申请的描述将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。附图仅为本申请的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
[0018]此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多示例实施方式中。在下面的描述中，提供许多具体细节从而给出对本申请的示例实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本申请的技术方案而省略特定细节中的一个或更多，或者可以采用其它的方法、组元、步骤等。在其它情况下，不详细示出或描述公知结构、方法、实现或者操作以避免喧宾夺主而使得本申请的各方面变得模糊。
[0019]附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
[0020]图1示出了根据本申请一个实施例的伪随机码生成电路的电路结构示意图。
[0021]初始值模块110，用于存储指定的初始状态值和反馈多项式。
[0022]异或门阵列模块120，异或门阵列模块一端与初始值模块110连接，用于根据反馈多项式，对初始状态值进行计算，生成高位状态值。
[0023]数据流存储模块130，数据流存储模块与初始值模块110、异或门阵列模块连接，用于根据初始状态值与高位状态值生成当前周期的状态数据，并在状态数据中选择预设位数的状态值作为当前周期的输出数据流。
[0024]数据输出模块140，数据输出模块的输入端与数据流存储模块的输出端连接，用于
将输出数据流作为伪随机码输出。
[0025]具体的，初始值模块110用于存储指定的初始状态值和反馈多项式。
[0026]反馈多项式应用于具有反馈函数的移位寄存器中。移位寄存器中有若干个寄存器，每个寄存器中都存储有一个二进制数。移位寄存器每次都将末端的数字输出，然后整体向右移动一位。
[0027]在移位寄存器中采用反馈函数，将寄存器中已有的序列作为反馈函数的输入，在反馈函数中经过一定的运算后，将反馈函数输出的结果填充到移位寄存器的最左端。
[0028]反馈多项式即是反馈函数的特征多项式，用于限定对移位寄存器中某些位进行异或，并将异或的结果存储到移位寄存器的最左端。
[0029]初始状态值指的是随机码种子，随机码种子作为移位寄存器循环生成数据流的初始值。
[0030]异或门阵列模块120用于根据初始状态值生成高位状态值。初始状态值则作为低位状态值，与高位状态值一起组成一组序列。
[0031]异或门阵列模块120的结构与反馈多项式相关，因为反馈多项式是作为定义反馈函数的特征多项式，作用是限定移位寄存器中进行异或计算的位数。
[0032]异或门阵列模块120是由多个异或门组成，每个异或门的输入通过反馈多项式分配的值进行计算，根据反馈多项式以及初始状态值的位数的不同本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种伪随机码生成电路，其特征在于，所述电路包括：初始值模块，用于存储指定的初始状态值和反馈多项式；异或门阵列模块，所述异或门阵列模块一端与所述初始值模块连接，用于根据所述反馈多项式，对所述初始状态值进行计算，生成高位状态值；数据流存储模块，所述数据流存储模块与所述初始值模块、所述异或门阵列模块连接，用于根据所述初始状态值与所述高位状态值生成当前周期的状态数据，并在所述状态数据中选择预设位数的状态值作为当前周期的输出数据流；数据输出模块，所述数据输出模块的输入端与所述数据流存储模块的输出端连接，用于将所述输出数据流作为伪随机码输出。2.根据权利要求1所述的伪随机码生成电路，其特征在于，所述电路还包括：数据补位模块，所述数据补位模块的输入端与所述数据输出模块的输出端连接，所述数据补位模块的输出端与所述数据流存储模块连接，用于根据所述状态数据除所述输出数据流之外的状态值生成补位数据；所述数据流存储模块还用于根据所述补位数据与所述状态数据除所述输出数据流之外的状态值生成下一周期的状态数据，并在所述下一周期的状态数据中选择预设位数的状态值作为下一周期的输出数据流。3.根据权利要求2所述的伪随机码生成电路，其特征在于，所述数据流存储模块还用于接收移位信号，当所述移位信号使能时，所述数据流存储模块在下一周期的状态数据中选择预设位数的状态值作为下一周期的输出数据流。4.根据权利要求2所述的伪随机码生成电路，其特征在于，所述数据补位模块包括至少一个异或门，所述异或门的个数与所述数据输出模块输出的预设位数的状态值的个数相关。5.根据权利要求1所述的伪随机...

【专利技术属性】
技术研发人员：柳阳，
申请(专利权)人：牛芯半导体深圳有限公司，
类型：发明
国别省市：