感测电路制造技术

本公开提出一种感测电路，包括第一晶体管、第二晶体管、第三晶体管、光传感器、电容以及第四晶体管。第一晶体管具有控制端、第一端与第二端。第二晶体管耦接至控制端。第三晶体管耦接至控制端与第二端。光传感器耦接至控制端。电容耦接至控制端。第四晶体管耦接至第二端。端。端。

【技术实现步骤摘要】
感测电路


[0001]本公开是有关于一种感测电路，特别是有关于一种改善像素电路内的放大倍率以及降低临限电压的飘移的影响的感测电路。

技术介绍

[0002]影像传感器主要以有源式像素传感器(Active Pixel Sensor，APS)做为光感组件与后端读取系统的沟通接口，其中像素电路常以源极随耦器(source follower)将光感组件因照光所产生的信号变化传送至后端读取系统。倘若将影像传感器放置于亮度较低的环境下，后端读取系统所读取的信号会相当微弱，势必得增加曝光时间才能将数据处理完成，非常不利于使用者体验(user experience)。
[0003]此外，由于薄膜晶体管(thin film transistor)的制程会受到环境、机台或是非理想效应的影响，造成薄膜晶体管的临限电压(Threshold Voltage)产生漂移，使得不同像素接收相同光强度的信号时，会对应到不同的输出电压，进而影响后端读取系统在影像上判定错误。因此，有必要针对感测信号的放大倍率以及降低临限电压的漂移所造成的影响进行优化。

技术实现思路

[0004]有鉴于此，本专利技术提出一种感测电路，包括一第一晶体管、一第二晶体管、一第三晶体管、一光传感器、一电容以及一第四晶体管。上述第一晶体管具有一控制端、一第一端与一第二端。上述第二晶体管耦接至所述控制端。上述第三晶体管耦接至所述控制端与所述第二端。上述光传感器耦接至所述控制端。上述电容耦接至所述控制端。上述第四晶体管耦接至所述第二端。
附图说明
[0005]为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明，其中：
[0006]图1是根据本公开一实施例所述的检测电路的电路图；
[0007]图2是根据本公开一实施例所述的图1的检测电路的波形图；
[0008]图3是根据本公开另一实施例所述的检测电路的电路图；
[0009]图4是根据本公开一实施例所述的图3的检测电路的波形图；
[0010]图5是根据本公开另一实施例所述的检测电路的电路图；
[0011]图6是根据本公开一实施例所述的图5的检测电路的波形图；
[0012]图7是根据本公开另一实施例所述的检测电路的电路图；
[0013]图8是根据本公开一实施例所述的图7的检测电路的波形图；
[0014]图9是根据本公开另一实施例所述的检测电路的电路图；
[0015]图10是根据本公开一实施例所述的图9的检测电路的波形图；
[0016]图11是根据本公开另一实施例所述的检测电路的电路图；以及
[0017]图12是根据本公开一实施例所述的图11的检测电路的波形图。
[0018]图1
‑
12中附图标记说明如下：
[0019]100，300，500，700，900，1100：检测电路
[0020]200，400，600，800，1000，1200：波形图
[0021]110：补偿电路
[0022]510：第一电流镜
[0023]710：第二电流镜
[0024]CAP：电容
[0025]M1：第一晶体管
[0026]M2：第二晶体管
[0027]M3：第三晶体管
[0028]M4：第四晶体管
[0029]M5：第五晶体管
[0030]M6：第六晶体管
[0031]M7：第七晶体管
[0032]M8：第八晶体管
[0033]M9：第九晶体管
[0034]M10：第十晶体管
[0035]M11：第十一晶体管
[0036]LS：光传感器
[0037]IS：电流源
[0038]NA：第一节点
[0039]NB：第二节点
[0040]TC：控制端
[0041]T1：第一端
[0042]T2：第二端
[0043]VCC1：第一供应电压
[0044]VCC2：第二供应电压
[0045]VCC3：第三供应电压
[0046]VREF：参考电压
[0047]COMP：补偿信号
[0048]RST：重置信号
[0049]RL：输出阻抗
[0050]SW：开关信号
[0051]VOUT：输出电压
[0052]SOUT：输出信号
[0053]ID：电流
[0054]ID1：第一电流
[0055]ID2：第二电流
[0056]ID3：第三电流
[0057]ID4：第四电流
[0058]‑
v(t)：感测信号
[0059]PRST：重置时间
[0060]PCOMP：补偿时间
[0061]PEXP：曝光时间
[0062]PSCN：读取时间
具体实施方式
[0063]以下说明为本公开的实施例。其目的是要举例说明本公开一般性的原则，不应视为本公开的限制，本公开的范围当以权利要求所界定者为准。
[0064]能理解的是，虽然在此可使用用语「第一」、「第二」、「第三」等来叙述各种组件、组成成分、区域、层、及/或部分，这些组件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的组件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一组件、组成成分、区域、层、及/或部分可在不偏离本公开一些实施例的启示的情况下被称为一第二组件、组成成分、区域、层、及/或部分。
[0065]值得注意的是，以下所公开的内容可提供多个用以实践本公开的不同特点的实施例或范例。以下所述的特殊的组件范例与安排仅用以简单扼要地阐述本公开的精神，并非用以限定本公开的范围。此外，以下说明书可能在多个范例中重复使用相同的组件符号或文字。然而，重复使用的目的仅为了提供简化并清楚的说明，并非用以限定多个以下所讨论的实施例以及/或配置之间的关系。
[0066]在本公开一些实施例中，关于接合、连接的用语例如「连接」、「互连」等，除非特别定义，否则可指两个结构是直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。此外，用语「耦接」包含任何直接及间接的电性连接手段。
[0067]本公开中所叙述的电性连接或耦接，皆可以指直接连接或间接连接，于直接连接的情况下，两电路上组件的端点直接连接或以一导体线段互相连接，而于间接连接的情况下，两电路上组件的端点之间具有开关、二极管、电容、电感、电阻、其他适合的组件或上述组件的组合，但不限于此。
[0068]图1是根据本公开一实施例所述的检测电路的电路图。如图1所示，检测电路100包括电容CAP、第一晶体管M1、补偿电路110、第二晶体管M2、第三晶体管M3、光传感器LS、第四晶体管M4以及电流源IS。电容CAP耦本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种感测电路，包括：一第一晶体管，具有一控制端、一第一端与一第二端；一第二晶体管，耦接至所述控制端；一第三晶体管，耦接至所述控制端与所述第二端；一光传感器，耦接至所述控制端；一电容，耦接至所述控制端；以及一第四晶体管，耦接至所述第二端。2.如权利要求1所述的感测电路，其特征在于，所述第一晶体管为一P型晶体管。3.如权利要求1所述的感测电路，其特征在于，所述第三晶体管为一P型晶体管。4.如权利要求1所述的感测电路，其特征在于，所述第三晶体管为一N型晶体管。5.如权利要求1所述的感测电路，更包括：一补偿电路，耦接至所述电容。6.如权利要求5所述的感测电路，其特征在于，所述补偿电路包...

【专利技术属性】
技术研发人员：蔡亚历，杨蕙菁，黄旸瑞，李淂裕，
申请(专利权)人：群创光电股份有限公司，
类型：发明
国别省市：