一种级联交通雷达系统技术方案

本实用新型专利技术公开了一种级联交通雷达系统，包括雷达处理器和多片射频芯片，雷达处理器封装在一核心板上，核心板和多片射频芯片均布置于同一电路板上，其中核心板通过邮票孔安装于电路板上，各射频芯片级联，雷达处理器与各射频芯片通过电路板中的导线连接。本实用新型专利技术的级联交通雷达系统，采用两片射频芯片级联的方式，然后与带雷达处理器的核心板焊接组成在同一个电路板上，扩展了雷达收发通道数的同时，降低产品的体积与成本；核心板焊接于电路板的邮票孔上，极大降低了雷达处理器的开发难度，避免了通用雷达处理器与射频芯片需要的连接器的成本，且占用体积小，提高了连接的可靠性。提高了连接的可靠性。提高了连接的可靠性。

【技术实现步骤摘要】
一种级联交通雷达系统


[0001]本技术主要涉及雷达
，具体涉及一种级联交通雷达系统。

技术介绍

[0002]目前通用雷达基本都是两个电路板，一个电路板上设置雷达处理器，一个电路板上设置射频芯片，两个电路板之间采用连接器进行连接，这种雷达形式成本高、体积大，与摄像头集成到一个产品中组成雷视受限。
[0003]另外就是在一个电路板上集成了单个低配置处理器的射频芯片，比如AWR1843等，而这个单芯片的雷达由于其只有3发4收的通道数，车辆在角度分辨上能力弱，基本不具有俯仰探测与分辨能力，在交通行业上应用非常受限。

技术实现思路

[0004]本技术要解决的技术问题就在于：针对现有技术存在的技术问题，本技术提供一种体积小、连接可靠性高、精度高的级联交通雷达系统。
[0005]为解决上述技术问题，本技术提出的技术方案为：
[0006]一种级联交通雷达系统，包括雷达处理器和多片射频芯片，所述雷达处理器封装在一核心板上，所述核心板和多片射频芯片均布置于同一电路板上，其中所述核心板通过邮票孔安装于所述电路板上，各所述射频芯片级联，所述雷达处理器与各所述射频芯片通过电路板中的导线连接。
[0007]作为上述技术方案的进一步改进：
[0008]所述核心板位于所述电路板的背面，多片所述射频芯片位于电路板的正面。
[0009]所述射频芯片的数量为两片。
[0010]所述核心板位于所述电路板背面的中部，两片射频芯片位于电路板正面的两侧。
[0011]所述雷达处理器配置有去耦电容，所述雷达处理器和去耦电容位于所述核心板的两侧，所述电路板上设有安装孔，所述去耦电容位于所述安装孔内。
[0012]所述雷达处理器通过BGA封装在核心板上。
[0013]所述雷达处理器为芯片AM2732，所述射频芯片为芯片AWR2243。
[0014]与现有技术相比，本技术的优点在于：
[0015]本技术的级联交通雷达系统，将雷达处理器通过BGA封装在核心板，形成类似芯片的结构，再与级联的射频芯片焊接在同一个电路板上，扩展了雷达收发通道数的同时，降低产品的体积与成本，十分有利于与摄像头集成组成雷视一体化的交通雷达；核心板焊接于电路板的邮票孔上，极大降低了雷达处理器的开发难度，避免了通用雷达处理器与射频芯片需要的连接器的成本，且占用体积小(由于连接器对插需要一定的高度空间，而带雷达处理器的核心板通过邮票孔直接焊接在电路板上)，也避免了连接器在震动与长时间工作环境中造成的连接不可靠的风险，进而提高连接的可靠性。
附图说明
[0016]图1为本技术的雷达系统在实施例的拓扑结构图。
[0017]图2为本技术的电路板在实施例的背面结构图。
[0018]图3为本技术的电路板在实施例的正面结构图。
[0019]图例说明：1、电路板；2、雷达处理器；3、射频芯片；4、核心板；5、邮票孔；6、去耦电容；7、安装孔。
具体实施方式
[0020]以下结合说明书附图和具体实施例对本技术作进一步描述。
[0021]如图1
‑
3所示，本技术实施例的级联交通雷达系统，包括雷达处理器2和多片射频芯片3，雷达处理器2通过BGA(Ball Grid Array，球状引脚栅格阵列封装技术)封装在一核心板4上，核心板4和多片射频芯片3均布置于同一电路板1(如PCB板)上，电路板1上设有邮票孔5，核心板4焊接于电路板1的邮票孔5上，各射频芯片3级联，雷达处理器2与各射频芯片3通过电路板1中的导线连接。
[0022]本技术的级联交通雷达系统，将雷达处理器2通过BGA封装在核心板4，形成类似芯片的结构，再与级联的射频芯片3焊接在同一个电路板1上，扩展了雷达收发通道数的同时，降低产品的体积与成本，十分有利于与摄像头集成组成雷视一体化的交通雷达；核心板4焊接于电路板1的邮票孔5上，极大降低了雷达处理器2的开发难度，避免了通用雷达处理器2与射频芯片3需要的连接器的成本，且占用体积小(由于连接器对插需要一定的高度空间，而带雷达处理器2的核心板4通过邮票孔5直接焊接在电路板1上)，也避免了连接器在震动与长时间工作环境中造成的连接不可靠的风险，进而提高连接的可靠性。
[0023]在一具体实施例中，雷达处理器2(如芯片AM2732)和两片射频芯片3(如芯片AWR2243)分别位于电路板1的正面和背面。其中雷达处理器2位于电路板1背面的中部，两片射频芯片3位于电路板1正面的两侧，组成级联射频前端。具体地，通过两片射频芯片3级联，将单独一片芯片的3发4收提升至6发8收，可以有效提升交通雷达的探测距离、角度分辨率等雷达关键指标。
[0024]其中芯片AM2732是TI最新出的雷达处理器AM2732，该处理器芯片内部集成了2个基Arm核、一个C66x浮点DSP核、一个雷达专用硬件加速核，可以硬件化实现FFT、CFAR等雷达信号预处理，芯片内含的DSP负责一些调制波形的解析，速度与角度的解模糊，ARM部分负责点目标后的目标聚类、跟踪、协议对接等，AM2732具有两路4线的CSI2，可以连接两片AWR2243射频前端，具有一路4线支持900M速率的LVDS将雷达原始、预处理数据输出给外部的采数系统，进行算法的优化与仿真，这款新型的雷达专用处理器的交通雷达应用在体积控制、成本控制上具有巨大优势。
[0025]其中电路板1背面供电给正面的两个AWR2243芯片，AM2732通过SPI配置两片AWR2243的工作模式，主芯片的AWR2243经过两个通道同步从芯片的本振与采样，两个AWR2243混频后的原始数据通过两组高速的LVDS输出到AM2732中进行雷达信号处理，AM 2732处理后的雷达目标通过以太网、CAN接口输出。采用TI新一代雷达处理器2作为处理芯片，高度集成专用芯片能提供优秀的小尺寸、低功耗与低成本，提供强有力的计算能力的同时避免了传统使用FPGA等带来的尺寸、功耗、成本等问题。
[0026]在一具体实施例中，雷达处理器2配置有去耦电容6，雷达处理器2和去耦电容6位于核心板4的两侧，电路板1上设有安装孔7，去耦电容6位于安装孔7内。具体地，由于核心板4是作为芯片焊接在电路板上，核心板4是BGA的芯片，背面需要去耦电容6，而电路板的正面是天线，那就需要在天线区域挖个孔，当然天线面需要挖的孔尺寸越小越好。其中背面去耦电容6的尺寸为1.5x1.5cm。
[0027]本技术的雷达系统具有两片射频芯片3级联带来的雷达孔径的物理提升，从而在交通路口提供水平方位高精度、高分辨的分辨与检测能力，同时通道个数的提升也可以让雷达在俯仰方向进行通道布局，使雷达具有一定的俯仰测量能力，在交通路口的公交车等大车识别与分类提供检测能力；同时又具有单芯片雷达的硬件稳定性与小体积性，故非常适应用于交通雷达系统中。
[0028]本技术将相对复杂的专用处理芯片做出小体积的邮票孔5的核心板4本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种级联交通雷达系统，其特征在于，包括雷达处理器(2)和多片射频芯片(3)，所述雷达处理器(2)封装在一核心板(4)上，所述核心板(4)和多片射频芯片(3)均布置于同一电路板(1)上，其中所述核心板(4)通过邮票孔(5)安装于所述电路板(1)上，各所述射频芯片(3)级联，所述雷达处理器(2)与各所述射频芯片(3)通过电路板(1)中的导线连接。2.根据权利要求1所述的级联交通雷达系统，其特征在于，所述核心板(4)位于所述电路板(1)的背面，多片所述射频芯片(3)位于电路板(1)的正面。3.根据权利要求2所述的级联交通雷达系统，其特征在于，所述射频芯片(3)的数量为两片。4.根据权利要求3所述的级联交通雷达系统，其特征在于，所述核心板(4)位于所述电路板(1)背面...

【专利技术属性】
技术研发人员：梁璟玥，
申请(专利权)人：湖南纳雷科技有限公司，
类型：新型
国别省市：