一种低带宽低延时多路视频传输系统技术方案

本实用新型专利技术公开一种低带宽低延时多路视频传输系统，包括：发射端，与所述发射端连接的第一服务器，接收端，与所述接收端连接的第二服务器，基站；所述第一服务器通过基站与所述第二服务器连接。本实用新型专利技术通过将高分辨率图像下采样成低分辨率图像，然后再进行编码，这样在发射FPGA芯片编码时的负担就很大程度上减少了。并且本系统采用全帧内编码，一方面控了时延，另一方面也控制了错误蔓延。其次本系统采用网络传输协议为UDP协议，时延低，保证可很多场景的时延要求。很多场景的时延要求。很多场景的时延要求。

【技术实现步骤摘要】
一种低带宽低延时多路视频传输系统


[0001]本技术涉及视频传输
，尤其涉及一种低带宽低延时多路视频传输系统。

技术介绍

[0002]随着网络技术的不断进步，人们对高清视频的需求越来越强烈，这远远超过了网络带宽和存储空间等相关技术的发展速度。另外越来越多的应用需要高清低延时的视频图像传输，尤其是在5G网络已经到来的时代，低延时、高清视频传输已经成为各行各业的追求目标。
[0003]随着现有的无人机、VR等新兴领域，以及传统的汽车电子、影视拍摄等领域。对低延时、低带宽、多路视频传输的需求一直是有增无减。目前传统方案大部分采用的是模拟视频传输，因为模拟视频数据量小，能够适用于低延时低带宽的应用需求。但是在高清视频发展越来越迅速的时代，模拟视频已经越来越让人难以接受，其视频质量太差。
[0004]因此，现有技术存在缺陷，需要改进。

技术实现思路

[0005]本技术要解决是技术问题是：提供一种低带宽低延时多路视频传输系统，在保证多路高清视频质量的前提下，可以达到低延时、低复杂度、低带宽的要求。同时该硬件系统可以针对带宽的大小以及多路视频中，对每路视频的需求不同进行灵活配置。
[0006]本技术的技术方案如下：提供一种低带宽低延时多路视频传输系统，包括：发射端，与所述发射端连接的第一服务器，接收端，与所述接收端连接的第二服务器，基站；所述第一服务器通过基站与所述第二服务器连接。
[0007]所述发射端包括：AHD接口的摄像头，MIPI接口的摄像头，与所述AHD接口的摄像头连接的TP2825转换芯片，与所述MIPI接口的摄像头连接的TC358748XBG转换芯片，与所述TP2825转换芯片、TC358748XBG转换芯片连接的发射FPGA芯片，分别与所述发射FPGA芯片连接的发射PHY芯片、发射DDR3芯片；所述第一服务器与所述发射PHY芯片连接。
[0008]所述接收端包括：与所述第二服务器连接的接收PHY芯片，与所述接收PHY芯片连接的接收FPGA芯片，分别与所述接收FPGA芯片连接的ITE66121芯片、接收DDR3芯片，与所述ITE66121芯片连接的显示屏。
[0009]进一步地，所述AHD接口的摄像头为3个，所述MIPI接口的摄像头为1个；所述TP2825转换芯片为三个，三个所述TP2825转换芯片分别与1个AHD接口的摄像头连接，所述TC358748XBG转换芯片为一个；所述发射FPGA芯片为两个，每个所述发射FPGA芯片与两个TP2825转换芯片连接，两个所述发射FPGA芯片相互连接，所述发射PHY芯片与一个发射FPGA芯片连接。
[0010]进一步地，所述接收FPGA芯片为两个，两个所述接收FPGA芯片相互连接，所述接收PHY芯片与一个接收FPGA芯片连接；所述ITE66121芯片为4个，每个所述接收FPGA芯片与两
个ITE66121芯片连接，每个所述ITE66121芯片连接一个显示屏。
[0011]进一步地，全部所述芯片均包含有I2C configure模块。
[0012]进一步地，所述发射FPGA芯片、接收FPGA芯片的型号均为：XC7K480T，所述接收PHY芯片、发射PHY芯片的型号均为88E1111。
[0013]采用上述方案，本技术提供一种低带宽低延时多路视频传输系统，为了改善视频质量，传输高清视频。本系统首先将高分辨率图像下采样成低分辨率图像，然后再进行编码，这样在发射FPGA芯片编码时的负担就很大程度上减少了。并且本系统采用全帧内编码，一方面控了时延，另一方面也控制了错误蔓延。其次本系统采用网络传输协议为UDP协议，时延低，保证可很多场景的时延要求。
附图说明
[0014]图1为本技术的功能模块图；
[0015]图2为TP2825转换芯片的电路连接图；
[0016]图3为TC358748XBG转换芯片的电路连接图；
[0017]图4为ITE66121芯片的电路连接图；
[0018]图5为XC7K480T芯片的电路连接图；
[0019]图6为88E1111芯片的电路连接图。
具体实施方式
[0020]以下结合附图和具体实施例，对本技术进行详细说明。
[0021]请参阅图1
‑
图6，本实施例提供一种低带宽低延时多路视频传输系统，包括：发射端，与所述发射端连接的第一服务器10，接收端，与所述接收端连接的第二服务器11，基站12；所述第一服务器10通过基站12与所述第二服务器11连接。
[0022]所述发射端包括：AHD接口的摄像头13(Sensor AHD connect)，MIPI接口的摄像头14(Sensor MIPI connect)，与所述AHD接口的摄像头13连接的TP2825转换芯片15，与所述MIPI接口的摄像头14连接的TC358748XBG转换芯片16，与所述TP2825转换芯片15、TC358748XBG转换芯片16连接的发射FPGA芯片17，分别与所述发射FPGA芯片17连接的发射PHY芯片18、发射DDR3芯片19；所述第一服务器10与所述发射PHY芯片18连接。
[0023]所述接收端包括：与所述第二服务器11连接的接收PHY芯片20，与所述接收PHY芯片20连接的接收FPGA芯片21，分别与所述接收FPGA芯片21连接的ITE66121芯片22、接收DDR3芯片23，与所述ITE66121芯片22连接的显示屏24(Monitor)。
[0024]在本实施例中，所述AHD接口的摄像头13为3个，所述MIPI接口的摄像头14为1个；所述TP2825转换芯片15为三个，三个所述TP2825转换芯片15分别与1个AHD接口的摄像头13连接，所述TC358748XBG转换芯片16为一个；所述发射FPGA芯片17为两个，每个所述发射FPGA芯片17与两个TP2825转换芯片15连接，两个所述发射FPGA芯片17相互连接，所述发射PHY芯片18与一个发射FPGA芯片17连接。
[0025]在本实施例中，所述接收FPGA芯片21为两个，两个所述接收FPGA芯片21相互连接，所述接收PHY芯片20与一个接收FPGA芯片21连接；所述ITE66121芯片22为4个，每个所述接收FPGA芯片21与两个ITE66121芯片22连接，每个所述ITE66121芯片22连接一个显示屏。
[0026]在本实施例中，全部所述芯片均包含有I2C configure模块25。
[0027]在本实施例中，所述发射FPGA芯片17、接收FPGA芯片21的型号均为：XC7K480T，所述接收PHY芯片20、发射PHY芯片18的型号均为88E1111。
[0028]在本实施例中，为四路视频源，其中三路是AHD接口的摄像头(sensor1～sensor3)，另外一路是MIPI接口的摄像头(sensor4)。AHD的摄像头经过TP2825芯片转换成并行视频数据，即D本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种低带宽低延时多路视频传输系统，其特征在于，包括：发射端，与所述发射端连接的第一服务器，接收端，与所述接收端连接的第二服务器，基站；所述第一服务器通过基站与所述第二服务器连接；所述发射端包括：AHD接口的摄像头，MIPI接口的摄像头，与所述AHD接口的摄像头连接的TP2825转换芯片，与所述MIPI接口的摄像头连接的TC358748XBG转换芯片，与所述TP2825转换芯片、TC358748XBG转换芯片连接的发射FPGA芯片，分别与所述发射FPGA芯片连接的发射PHY芯片、发射DDR3芯片；所述第一服务器与所述发射PHY芯片连接；所述接收端包括：与所述第二服务器连接的接收PHY芯片，与所述接收PHY芯片连接的接收FPGA芯片，分别与所述接收FPGA芯片连接的ITE66121芯片、接收DDR3芯片，与所述ITE66121芯片连接的显示屏。2.根据权利要求1所述的一种低带宽低延时多路视频传输系统，其特征在于，所述AHD接口的摄像头为3个，所述MIPI接口的摄像头为1个；所述TP2825转换芯片为三...

【专利技术属性】
技术研发人员：陈悦骁，李焕青，周彩章，
申请(专利权)人：深圳市迪威码半导体有限公司，
类型：新型
国别省市：