【技术实现步骤摘要】
【国外来华专利技术】用于聚合处理单元和动态分配存储器的方法和电路
技术介绍
[0001]现代计算机处理器通常是“多核”，也就是说，它们包括分布在芯片区域的两个或更多个独立的处理单元或内核。在某些架构中，处理单元被构造成规则间隔的“片(tile)”。平铺架构适用于许多应用，部分原因是它们利用了并行性，并通过均匀分布计算和功耗来避免热点。每个片/内核/单元都可以访问自己的内存带宽和容量。
附图说明
[0002]在附图的附图中以示例而非限制的方式示出了详细描述，其中相似的附图标记指代相似的元件，并且其中：
[0003]图1示出了用于人工神经网络的多核三维(3D)专用集成电路(ASIC)100。
[0004]图2描绘了开关160的六种连接模式。
[0005]图3包括在图1中介绍的类型的处理单元110上的神经网络300的功能表示，其中类似标识的元件是相同或相似的。
[0006]图4包括类似于图1的管芯(die)105的处理管芯405的一部分上的神经网络400的功能表示，其中类似标识的元件是相同或相似的。
[0007]图5描绘...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种集成电路(IC)设备，包括：堆叠的存储器管芯，每个存储器管芯具有存储体，所述堆叠的存储器管芯包括第一存储体和第二存储体；以及处理器管芯，接合至所述堆叠的存储器管芯，并且具有：第一处理单元；第二处理单元；第一管芯间存储器通道，靠近所述第一处理单元、远离所述第二处理单元，并且通信地耦合到所述第一存储体；第二管芯间存储器通道，靠近所述第二处理单元、远离所述第一处理单元，并且通信地耦合到所述第二存储体；以及开关矩阵，通信地耦合到所述第一处理单元、所述第一管芯间存储器通道、所述第二处理单元、和所述第二管芯间存储器通道，所述开关矩阵选择性地将所述第一处理单元和所述第二处理单元中的任一者耦合到所述第一管芯间存储器通道和所述第二管芯间存储器通道中的任一者。2.根据权利要求1所述的设备，所述第一处理单元和所述第二处理单元中的每个处理单元包括输入端口，所述输入端口通信地耦合到所述开关矩阵，以从通信地耦合的所述第一存储体和所述第二存储体中的一个存储体接收读取数据。3.根据权利要求2所述的设备，所述第一处理单元和所述第二处理单元中的每个处理单元包括输出端口，所述输出端口通信地耦合到所述开关矩阵，以将写入数据传递到通信地耦合的所述第一存储体和所述第二存储体中的一个存储体。4.根据权利要求3所述的设备，所述开关矩阵包括第一开关，所述第一开关通信地耦合在所述第一处理单元的所述输出端口与所述第二处理单元的所述输入端口之间。5.根据权利要求4所述的设备，所述开关矩阵还包括第二开关，所述第二开关通信地耦合在所述第一开关与所述第一管芯间存储器通道和所述第二管芯间存储器通道中的每个管芯间存储器通道之间。6.根据权利要求5所述的设备，所述开关矩阵还包括：第三开关，所述第三开关通信地耦合在所述第二开关与所述第一管芯间存储器通道之间；以及第四开关，所述第四开关通信地耦合在所述第二开关与所述第二管芯间存储器通道之间。7.根据权利要求1所述的设备，其中所述第一管芯间存储器通道包括：第一过孔区，延伸至所述存储器管芯中的第一个存储器管芯；并且所述第二管芯间存储器通道包括：第二过孔区，延伸至所述存储器管芯中的第二个存储器管芯。8.根据权利要求1所述的设备，还包括基础管芯，所述基础管芯接合到所述处理器管芯和所述存储器管芯，并且通信地耦合到所述处理器管芯。9.根据权利要求1所述的设备，所述第一处理单元包括：第一存储器控制器，用于从所述第一存储体读取第一数据；并且所述第二处理单元包括：第二存储器控制器，用于从所述第二存储体读取第二数据。10.根据权利要求9所述的设备，还包括：控制通道，在所述第一存储器控制器与所述第
二存储器控制器之间，所述控制通道用于从所述第一存储器控制器向所述第二存储器控制器发出读取指令。11.根据权利要求10所述的设备，所述控制通道用于从所述第二存储器控制器向所述第一存储器控制器发出读取指令。12.根据权利要求1所述的设备，还包括外部存储器接口，用于连接到所述设备外部的存储器控制器，所述外部...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。