形成微电子装置的方法及相关的微电子装置、存储器装置及电子系统制造方法及图纸

一种微电子装置包括堆叠结构、单元支柱结构、有源主体结构、数字线结构及控制逻辑装置。所述堆叠结构包括垂直邻近阶层，所述垂直邻近阶层中的每一者包括导电结构及垂直邻近所述导电结构的绝缘结构。所述单元支柱结构垂直延伸穿过所述堆叠结构且各自包括沟道材料及水平插置于所述沟道材料与所述堆叠结构之间的外材料堆叠。所述有源主体结构垂直上覆于所述堆叠结构且与所述单元支柱结构的所述沟道材料接触。所述有源主体结构包括具有大于或等于约4.7电子伏特的功函数的金属材料。所述数字线结构垂直下伏于所述堆叠结构且经耦合到所述单元支柱结构。还描述存储器装置、电子系统及形成微电子装置的方法。及形成微电子装置的方法。及形成微电子装置的方法。

【技术实现步骤摘要】
【国外来华专利技术】形成微电子装置的方法及相关的微电子装置、存储器装置及电子系统
[0001]优先权主张
[0002]本申请案主张2020年10月2日申请的针对“形成微电子装置的方法及相关的微电子装置、存储器装置及电子系统(Methods of Forming Microelectronic Devices,and Related Microelectronic Devices,Memory Devices,and Electronic Systems)”的序列号为17/062,222的美国专利申请案的申请日期的权益。


[0003]在各个实施例中，本公开大体上涉及微电子装置设计及制造领域。更具体来说，本公开涉及形成微电子装置的方法，且涉及相关微电子装置、存储器装置、电子系统及额外方法。

技术介绍

[0004]微电子装置设计者通常期望通过减小个别特征的尺寸及通过减小邻近特征之间的分离距离来增加微电子装置内的特征的集成水平或密度。另外，微电子装置设计者通常期望设计不仅紧凑而且提供性能优势以及简化设计的架构。
[0005]微电子装置的一个实例是存储器装置。存储器装置通常被提供为计算机或其它电子装置中的内部集成电路。存在许多类型的存储器装置，包含但不限于非易失性存储器装置(例如，NAND快闪存储器装置)。一种增加非易失性存储器装置中的存储器密度的方式是利用垂直存储器阵列(也称为“三维(3D)存储器阵列”)架构。常规垂直存储器阵列包含延伸穿过包含导电结构及介电材料的阶层的一或多个层叠(例如，堆叠结构)中的开口的垂直存储器串。每一垂直存储器串可包含串联耦合到垂直堆叠存储器单元的串联组合的至少一个选择装置。如与具有晶体管的常规平面(例如，二维)布置的结构相比，此配置通过在裸片上向上(例如，垂直)建构阵列而允许更多数目个开关装置(例如，晶体管)定位于一个单位的裸片区域(即，所消耗有源表面的长度及宽度)中。
[0006]下伏于或上覆于存储器装置(例如，非易失性存储器装置)的存储器阵列的所述存储器装置的控制逻辑区内的控制逻辑装置已用来控制对所述存储器装置的存储器单元的操作(例如，存取操作、读取操作、写入操作、擦除操作)。可以布线及互连结构的方式提供与存储器阵列的存储器单元电连通的控制逻辑装置的组合件。然而，用于在控制逻辑区上方形成存储器阵列的处理条件(例如，温度、压力、材料)及/或设计可限制控制逻辑区内的控制逻辑装置的配置及性能；或用于在存储器阵列的水平边界外部形成控制逻辑区的处理条件及/或设计可限制存储器阵列的特征的配置及性能。另外，常规存储器装置配置还可为复杂且制造成本高，可阻碍存储器装置的大小(例如，水平占据面积)的减小，及/或可阻碍所述存储器装置的性能的改进(例如，较快存储器单元通/断速度、较低阈值开关电压要求、较快数据传送速率、较低功耗)。

技术实现思路

[0007]在一些实施例中，一种微电子装置包括堆叠结构、单元支柱结构、有源主体结构、数字线结构及控制逻辑装置。所述堆叠结构包括垂直邻近阶层，所述垂直邻近阶层中的每一者包括导电结构及垂直邻近所述导电结构的绝缘结构。所述单元支柱结构垂直延伸穿过所述堆叠结构且各自包括沟道材料及水平插置于所述沟道材料与所述堆叠结构之间的外材料堆叠。所述有源主体结构垂直上覆于所述堆叠结构且与所述单元支柱结构的所述沟道材料接触。所述有源主体结构包括具有大于或等于约4.7电子伏特的功函数的金属材料。所述数字线结构垂直下伏于所述堆叠结构且经耦合到所述单元支柱结构。
[0008]在额外实施例中，一种形成微电子装置的方法包括形成包括控制逻辑装置的第一微电子装置结构。形成第二微电子装置结构以包括：基底结构；掺杂半导电材料，其上覆于所述基底结构；堆叠结构，其上覆于所述掺杂半导电材料且包括垂直交替的导电结构与绝缘结构；单元支柱结构，其垂直延伸穿过所述堆叠结构且到所述掺杂半导电材料中，所述单元支柱结构各自包括由外材料堆叠环绕的半导电沟道材料；及数字线结构，其垂直上覆于所述堆叠结构且经耦合到所述单元支柱结构。将所述第二微电子装置结构附接到所述第一微电子装置结构以形成微电子装置结构组合件，所述数字线结构垂直插置于所述微电子装置结构组合件内所述堆叠结构与所述控制逻辑装置之间。移除所述基底结构以及所述掺杂半导电材料及所述单元支柱结构的所述外材料堆叠的部分以暴露所述单元支柱结构的所述半导电沟道材料的部分。在所述单元支柱结构的所述半导电沟道材料的所述经暴露部分上形成金属材料，所述金属材料具有大于或等于约4.7电子伏特的功函数。
[0009]在进一步实施例中，一种存储器装置包括存储器阵列区及垂直下伏于所述存储器阵列区的控制逻辑区。所述存储器阵列区包括堆叠结构、横向接触结构、有源主体结构、数字线结构及单元支柱结构。所述堆叠结构包括导电结构与绝缘结构的垂直交替序列。所述横向接触结构上覆于所述堆叠结构。所述有源主体结构上覆于所述横向接触结构且包括具有大于或等于约4.7电子伏特的功函数的金属材料。所述数字线结构下伏于所述堆叠结构。所述单元支柱结构从所述有源主体结构的所述金属材料垂直延伸，穿过所述横向接触结构及所述堆叠结构，且到所述数字线结构。所述单元支柱结构中的每一者包括与所述有源主体结构的所述金属材料、所述横向接触结构及所述数字线结构中的一者接触的半导电沟道材料。所述控制逻辑区包括与所述有源主体结构、所述横向接触结构、所述数字线结构及所述堆叠结构的所述导电结构电连通的CMOS电路系统。
[0010]在又进一步实施例中，一种电子系统包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置。所述存储器装置包括堆叠结构、有源主体结构、横向接触结构、数字线、单元支柱结构及控制逻辑电路系统。所述堆叠结构包括阶层，每一阶层包括导电结构及垂直邻近所述导电结构的绝缘结构。所述有源主体结构上覆于所述堆叠结构且包括具有大于或等于4.7电子伏特的功函数的导电材料。所述横向接触结构包括插置于所述堆叠结构与所述有源主体结构之间的额外导电材料。所述数字线下伏于所述堆叠结构。所述单元支柱结构延伸穿过堆叠结构且与所述有源主体结构、所述横向接触结构及所述数字线接触。所述单元支柱结构中的每一者包括接触所述有源主体结构的所述导电材料的半导电材料以在所述半导电材料与所述导电材料之间的结处形成肖特基接触件。所述控制逻辑电路系统下伏于所述
数字线且电连接到所述数字线、所述横向接触结构及所述有源主体结构。
附图说明
[0011]图1A到1D是说明根据本公开的实施例的形成微电子装置的方法的简化、部分横截面视图。
[0012]图2是根据本公开的实施例的电子系统的示意框图。
具体实施方式
[0013]以下描述提供特定细节，例如材料组合物、形状及大小，以提供对本公开的实施例的透彻描述。然而，所属领域的一般技术人员将理解，可在不采用这些特定细节的情况下实践本公开的实施例。实际上，本公开的实施例可结合行业中所采用的常规微电子装置制造技术来实践。另外，下文所提供本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种微电子装置，其包括：堆叠结构，其包括垂直邻近阶层，所述垂直邻近阶层中的每一者包括导电结构及垂直邻近所述导电结构的绝缘结构；单元支柱结构，其垂直延伸穿过所述堆叠结构且各自包括沟道材料及水平插置于所述沟道材料与所述堆叠结构之间的外材料堆叠；有源主体结构，其垂直上覆于所述堆叠结构且与所述单元支柱结构的所述沟道材料接触，所述有源主体结构包括具有大于或等于约4.7电子伏特的功函数的金属材料；数字线结构，其垂直下伏于所述堆叠结构且经耦合到所述单元支柱结构；及控制逻辑装置，其垂直下伏于且经耦合到所述数字线结构及源极结构。2.根据权利要求1所述的微电子装置，其进一步包括垂直插置于所述有源主体结构与所述堆叠结构之间的横向接触结构，所述横向接触结构与所述单元支柱结构的所述沟道材料接触。3.根据权利要求2所述的微电子装置，其中所述横向接触结构包括与所述单元支柱结构的所述沟道材料的外侧表面直接物理接触的导电材料。4.根据权利要求2所述的微电子装置，其进一步包括深接触结构，所述深接触结构包括从所述横向接触结构垂直延伸且完全穿过所述堆叠结构的导电材料。5.根据权利要求2所述的微电子装置，其进一步包括垂直插置于所述源极结构与所述横向接触结构之间的介电材料，所述介电材料与所述单元支柱结构的所述外材料堆叠接触。6.根据权利要求2所述的微电子装置，其中所述有源主体结构进一步包括垂直插置于所述金属材料与所述横向接触结构之间的掺杂半导电材料。7.根据权利要求6所述的微电子装置，其中所述有源主体结构的所述金属材料的部分从所述掺杂半导电材料的侧表面及所述单元支柱结构的所述沟道材料的侧表面且在其之间水平延伸。8.根据权利要求1至7中任一权利要求所述的微电子装置，其中所述单元支柱结构的所述沟道材料包括半导电材料，所述单元支柱结构的所述沟道材料与所述有源主体结构的所述金属材料之间的结形成肖特基接触件。9.根据权利要求1至7中任一权利要求所述的微电子装置，其中所述有源主体结构的所述金属材料物理接触所述单元支柱结构的所述沟道材料的上表面及外侧表面。10.一种形成微电子装置的方法，其包括：形成包括控制逻辑装置的第一微电子装置结构；形成包括以下各者的第二微电子装置结构：基底结构；掺杂半导电材料，其上覆于所述基底结构；堆叠结构，其上覆于所述掺杂半导电材料且包括垂直交替的导电结构与绝缘结构；单元支柱结构，其垂直延伸穿过所述堆叠结构且到所述掺杂半导电材料中，所述单元支柱结构各自包括由外材料堆叠环绕的半导电沟道材料；及数字线结构，其垂直上覆于所述堆叠结构且经耦合到所述单元支柱结构；将所述第二微电子装置结构附接到所述第一微电子装置结构以形成微电子装置结构
组合件，所述数字线结构垂直插置于所述微电子装置结构组合件内所述堆叠结构与所述控制逻辑装置之间；移除所述基底结构以及所述掺杂半导电材料及所述单元支柱结构的所述外材料堆叠的部分以暴露所述单元支柱结构的所述半导电沟道材料的部分；及在所述单元支柱结构的所述半导电沟道材料的所述经暴露部分上形成金属材料，所述金属材料具有大于或等于约4.7电子伏特的功函数。11.根据权利要求10所述的方法，其中形成所述第二微电子装置结构包括：形成所述第二微电子装置结构以进一步包括垂直位于所述堆叠结构与所述掺杂半导电材料之间的导电横向接触结构，所述导电横向接触结构水平延伸穿过所述单元支柱结构中的每一者的所述外材料堆叠且接触所述单元支柱结构中的每一者的所述半导电沟道材料。12.根据权利要求10所述的方法，其中将所述第二微电子装置结构附接到所述第一微电子装置结构包括：将所述第二微电子装置结构及所述第一微电子装置结构中的一者相对于所述第二微电子装置结构及所述第一微电子装置结构中的另一者垂直倒置；及将所述第二微电子装置结构的所述数字线结构耦合到与所述控制逻辑装置可操作地相关联的导电布线结构。13.根据权利要求10至12中任一权利要求所述的方法，其中移除所述基底结构以及所述掺杂半导电材料及所述单元支柱结构的所述外材料堆叠的部分包括：湿式蚀刻所述基底结构以暴露所述掺杂半导电材料；研磨所述掺杂半导电材料以移除其一部分且部分暴露所述单元支柱结构的所述外材料堆...

【专利技术属性】
技术研发人员：刘海涛，K，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：