一种逻辑保护电路及其控制方法、功率模块技术

本发明专利技术公开了一种逻辑保护电路及其控制方法、功率模块，包括：边沿触发器以及逻辑变换模块；所述边沿触发器的输入端接入故障信号，所述边沿触发器的时钟信号端接入输入信号，所述边沿触发器的置位端接入所述故障信号；所述逻辑变换模块的一个输入端接入所述输入信号，所述逻辑变换模块的另一个输入端与所述边沿触发器的输出端连接；本发明专利技术通过所述边沿触发器对所述输入信号与所述故障信号的位置关系进行限定，并通过所述逻辑变换电路，使在所述输入信号为高电平，所述第一信号为低电平时进行输出，从而实现在故障结束后所述逻辑变换电路的输出信号不会及时跟随当前输入周期的变化而变化，进而降低对外部器件的干扰。进而降低对外部器件的干扰。进而降低对外部器件的干扰。

【技术实现步骤摘要】
一种逻辑保护电路及其控制方法、功率模块


[0001]本专利技术涉及芯片
，尤其涉及的是一种逻辑保护电路及其控制方法、功率模块。

技术介绍

[0002]智能功率模块（IPM，Atelligent Power Module）是一种先进的功率开关器件，具有高功率密度、低饱和电压和耐高压的优点，以及高输入阻抗、高开关频率和低驱动功率的优点，在电力电子领域得到了越来越广泛的应用。
[0003]但是在智能功率模块（IPM，Atelligent Power Module）触发故障保护时以及触发故障保护后，智能功率模块（IPM，Atelligent Power Module）的输出信号还是跟随当前输入信号周期的变化而变化，对外部器件存在干扰。
[0004]因此，现有技术还有待于改进和发展。

技术实现思路

[0005]鉴于上述现有技术的不足，本专利技术的目的在于提供一种逻辑保护电路及其控制方法、功率模块，以解决现有技术中在功率模块触发故障保护时以及触发故障保护后，功率触发模块的输出信号还是跟随当前输入信号周期的变化而变化，对外部器件存在干扰的问题。
[0006]本专利技术的技术方案如下：一种逻辑保护电路，包括：边沿触发器以及逻辑变换模块；所述边沿触发器的输入端接入故障信号，所述边沿触发器的时钟信号端接入输入信号，所述边沿触发器的置位端接入所述故障信号；所述边沿触发器用于根据所述输入信号的边沿信号对所述故障信号进行跟随以输出第一信号，其中，所述故障信号对所述第一信号进行置位；所述逻辑变换模块的一个输入端接入所述输入信号，所述逻辑变换模块的另一个输入端与所述边沿触发器的输出端连接；所述逻辑变换模块用于在所述输入信号为高电平，所述第一信号为低电平时进行输出。
[0007]本专利技术的进一步设置，所述边沿触发器为D触发器。
[0008]本专利技术的进一步设置，所述逻辑变换模块包括：反相器以及或非门；所述反相器的输入端接入输入信号；所述或非门的第一输入端连接所述D触发器的输出端，所述或非门的第二输入端连接所述反相器的输出端。
[0009]本专利技术的进一步设置，所述或非门的第三输入端接入故障信号。
[0010]本专利技术的进一步设置，还包括或门；所述或门的一个输入端接入欠压信号，所述或门的另一个输入端接入故障信号；所述D触发器的输入端接入所述故障信号，所述D触发器的时钟信号端接入输入信
号，所述D触发器的输出端与所述逻辑变换模块连接。
[0011]本专利技术还提供一种功率模块，包括如上所述的逻辑保护电路，还包括检测模块、控制模块以及驱动模块；所述检测模块与所述控制模块连接，用于检测故障信息，并将所述故障信息传输至所述控制模块；所述控制模块与所述逻辑保护电路连接，用于根据所述故障信息输出所述故障信号至所述逻辑保护电路；所述逻辑保护电路接入输入信号并分别与所述控制模块以及所述驱动模块连接，用于根据所述故障信号以及所述输入信号输出输出信号至所述驱动模块；所述驱动模块用于根据所述输出信号驱动外部器件进行运作。
[0012]本专利技术还提供一种应用于如上所述逻辑保护电路的逻辑保护控制方法，所述方法包括：控制边沿触发器根据输入信号的边沿信号对故障信号进行跟随以输出第一信号，其中，所述故障信号对所述第一信号进行置位；控制逻辑变换模块在所述输入信号为高电平，所述第一信号为低电平时进行输出。
[0013]本专利技术的进一步设置，所述边沿信号为上升沿信号。
[0014]本专利技术的进一步设置，所述控制边沿触发器根据输入信号的边沿信号对故障信号进行跟随以输出第一信号，其中，所述故障信号对所述第一信号进行置位的步骤包括：控制边沿触发器根据输入信号的边沿信号对故障信号进行跟随以输出第一信号，其中，在所述故障信号输出至边沿触发器时，或者在欠压信号输出至边沿触发器时，对所述第一信号进行置位。
[0015]本专利技术的进一步设置，所述欠压信号为系统发生欠压保护时发生的信号。
[0016]本专利技术所提供的一种逻辑保护电路及其控制方法、功率模块，包括：边沿触发器以及逻辑变换模块；所述边沿触发器的输入端接入故障信号，所述边沿触发器的时钟信号端接入输入信号，所述边沿触发器的置位端接入所述故障信号；所述边沿触发器用于根据所述输入信号的边沿信号对所述故障信号进行跟随以输出第一信号，其中，所述故障信号对所述第一信号进行置位；所述逻辑变换模块的一个输入端接入所述输入信号，所述逻辑变换模块的另一个输入端与所述边沿触发器的输出端连接；所述逻辑变换模块用于在所述输入信号为高电平，所述第一信号为低电平时进行输出。本专利技术通过所述边沿触发器对所述输入信号与所述故障信号的位置关系进行限定，并通过所述逻辑变换电路，使在所述输入信号为高电平，所述第一信号为低电平时进行输出，从而实现在故障保护状态结束后，所述逻辑变换模块的输出信号不再跟随当前周期的所述输入信号的状态发生改变，而是等待下一个所述输入信号周期的边沿出现之后才能发生改变，有利于在故障结束后所述输出信号不会及时跟随当前输入周期的变化而变化，降低对外部器件的干扰。
附图说明
[0017]为了更清楚的说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本
专利技术的一些实施例，对于本领域普通人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
[0018]图1是本专利技术中逻辑保护电路的电路结构图。
[0019]图2是本专利技术中逻辑保护电路实施例一的电路图。
[0020]图3是本专利技术中逻辑保护电路实施例一的时序图。
[0021]图4是本专利技术中逻辑保护电路实施例二的电路图。
[0022]图5是本专利技术中逻辑保护电路实施例三的电路图。
[0023]图6是本专利技术中逻辑保护电路实施例三的时序图。
[0024]图7是本专利技术中功率模块的电路结构图。
[0025]图8是本专利技术中逻辑电路控制方法的流程图。
[0026]图9是本专利技术中逻辑电路控制方法中对第一信号进行置位的流程图。
具体实施方式
[0027]本专利技术提供一种逻辑保护电路及其控制方法、功率模块，为使本专利技术的目的、技术方案及效果更加清楚、明确，以下参照附图并举实例对本专利技术进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0028]在实施方式和申请专利范围中，除非文中对于冠词有特别限定，否则“一”、“一个”、“所述”和“该”也可包括复数形式。若本专利技术实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
[0029]应该进一步理解的是，本专利技术的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种逻辑保护电路，其特征在于，包括：边沿触发器以及逻辑变换模块；所述边沿触发器的输入端接入故障信号，所述边沿触发器的时钟信号端接入输入信号，所述边沿触发器的置位端接入所述故障信号；所述边沿触发器用于根据所述输入信号的边沿信号对所述故障信号进行跟随以输出第一信号，其中，所述故障信号对所述第一信号进行置位；所述逻辑变换模块的一个输入端接入所述输入信号，所述逻辑变换模块的另一个输入端与所述边沿触发器的输出端连接；所述逻辑变换模块用于在所述输入信号为高电平，所述第一信号为低电平时进行输出。2.根据权利要求1所述的逻辑保护电路，其特征在于，所述边沿触发器为D触发器。3.根据权利要求2所述的逻辑保护电路，其特征在于，所述逻辑变换模块包括：反相器以及或非门；所述反相器的输入端接入输入信号；所述或非门的第一输入端连接所述D触发器的输出端，所述或非门的第二输入端连接所述反相器的输出端。4.根据权利要求3所述的逻辑保护电路，其特征在于，所述或非门的第三输入端接入故障信号。5.根据权利要求2所述的逻辑保护电路，其特征在于，还包括或门；所述或门的一个输入端接入欠压信号，所述或门的另一个输入端接入故障信号；所述D触发器的输入端接入所述故障信号，所述D触发器的时钟信号端接入输入信号，所述D触发器的输出端与所述逻辑变换模块连接。6.一种功率模块，其特征在于，包括如权利要求1
‑
5任一项所述的逻辑保护电路，还包括检测模块、控...

【专利技术属性】
技术研发人员：曾卓，方敏，
申请(专利权)人：广东巨风半导体有限公司，
类型：发明
国别省市：