数据流检错与纠错的验证方法、装置、设备和存储介质制造方法及图纸

本发明专利技术公开了数据流检错与纠错的验证方法、装置、设备和存储介质，所述方法包括：读取发送端汉明码编码后输出的第一数据流，解码第一数据流，获取第一信息码；根据第一信息码获取第一校验码，将第一校验码和第一数据流中的第一原始校验码进行异或，得到第一验证结果；对第二信息码进行汉明码编码，得到第二数据流，将第二数据流发送至接收端；获取接收端解码第二数据流后的第二校验码，将第二校验码与第二数据流中的第二原始校验码进行异或，得到第二验证结果；基于第一验证结果，第一数据流，第二验证结果和第二数据流，获取数据流传输过程检错与纠错的验证结果。可以实现对汉明码SECDED校验数据流的验证，数据处理速度。数据处理速度。数据处理速度。

【技术实现步骤摘要】
数据流检错与纠错的验证方法、装置、设备和存储介质


[0001]本专利技术属于FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)
，特别是涉及数据流检错与纠错的验证方法、装置、设备和存储介质。

技术介绍

[0002]汉明码(Hamming Code)是电信领域的一种线性调试码，以专利技术者理查德
·
卫斯里
·
汉明的名字命名。汉明码在传输的消息流中插入验证码，以侦测并改正计算机存储或移动数据流时产生的数据位错误。由于汉明编码简单，他们被广泛用于内存(RAM)。汉明码SECDED(single error correction,double error detection)版本另外加入一检测比特，可以侦测两个或以下同时发生的比特错误，并能够更正单一比特的错误。现有汉明码SECDED实现数据流校验为通过DPI(Direct Programming Interface，直接编程语言接口)接口调用C语言实现，数据处理速度和仿真速度慢，验证效率低，研发周期长，没有对数据位错误产生位置进行验证。

技术实现思路

[0003]基于此，本专利技术提供了数据流检错与纠错的验证方法、装置、设备和存储介质，解决了现有对汉明码数据流校验在验证时数据处理速度慢，没有对数据位错误产生位置进行验证的问题。
[0004]本专利技术提供了数据流检错与纠错的验证方法，所述方法包括：
[0005]S1:读取发送端汉明码编码后输出的第一数据流，解码所述第一数据流，获取第一信息码；
[0006]S2:根据所述第一信息码获取第一校验码，将所述第一校验码和所述第一数据流中的第一原始校验码进行异或，得到第一验证结果，所述第一验证结果用于验证所述第一数据流的编码是否正确；
[0007]S3:对第二信息码进行汉明码编码，得到第二数据流，将所述第二数据流发送至接收端；
[0008]S4:获取接收端解码所述第二数据流后的第二校验码，将所述第二校验码与所述第二数据流中的第二原始校验码进行异或，得到第二验证结果，所述第二验证结果用于验证接收端解码是否正确；
[0009]S5:基于所述第一验证结果，所述第一数据流，所述第二验证结果和所述第二数据流，获取数据流传输过程检错与纠错的验证结果。
[0010]进一步地，所述S4之后，S5之前还包括：
[0011]解码所述第二数据流，根据解码结果输出第一信号；
[0012]获取接收端解码所述第二数据流输出的第二信号；
[0013]以所述第一信号为参考，对比所述第一信号和所述第二信号，若所述第二信号和所述第一信号一致，则所述接收端解码功能正常。
[0014]进一步地，所述S2中根据所述第一信息码位流获取第一检测位为：
[0015]通过所述第一信息码的长度计算得到所述第一校验码的长度，根据所述第一校验码的长度确定所述第一校验码的位置，在所述第一校验码的位置补零，将与所述第一校验码校验位置相同的所述第一信息码进行异或，得到所述第一校验码的值。
[0016]进一步地，所述S5具体为：
[0017]若所述第一验证结果和所述第二验证结果中没有出现误码，则数据流传输过程中没有出现误码；
[0018]若所述第一验证结果出现误码，获取解码所述第一数据流后的第一整体校验码，将所述第一整体校验码和所述第一数据流中的第一原始整体校验码进行异或，如果为零，则所述第一数据流的编码出现单比特错误，否则，为双比特错误；其中，第一原始整体校验码为第一数据流中信息码和校验码组成的数据流进行异或得到；
[0019]若所述第二验证结果出现误码，获取解码所述第二数据流后的第二整体校验码，将所述第二整体校验码和所述第二数据流中的所述第二原始整体校验码进行异或，如果为零，则所述接收端解码出现单比特错误，否则，为双比特错误，第二原始整体校验码为第二数据流中信息码和校验码组成的数据流进行异或得到。
[0020]进一步地，通过System Verilog或VHDL实现所述数据流检错与纠错的验证方法。
[0021]进一步地，所述通过所述第一信息码的长度计算得到所述第一校验码的长度为：2
m
≥m+k+1，其中，m为所述第一校验码的长度，k为所述第一信息码的长度。
[0022]进一步地，所述根据所述第一校验码的长度确定所述第一校验码的位置为：
[0023]所述第一校验码在所述第一数据流的第2
t
比特位，其中，t＝0，1，2，
…
，m
‑
1，m为所述第一校验码的长度。
[0024]本专利技术还提供了数据流检错与纠错的验证装置，所述装置包括：
[0025]读取模块，用于读取发送端汉明码编码后输出的第一数据流，解码所述第一数据流，获取第一信息码；
[0026]第一验证结果获取模块，用于根据所述第一信息码获取第一校验码，将所述第一校验码和所述第一数据流中的第一原始校验码进行异或，得到第一验证结果，所述第一验证结果用于验证所述第一数据流的编码是否正确；
[0027]编码模块，用于对第二信息码进行汉明码编码，得到第二数据流，将所述第二数据流发送至接收端；
[0028]第二验证结果获取模块，用于获取接收端解码所述第二数据流后的第二校验码，将所述第二校验码与所述第二数据流中的第二原始校验码进行异或，得到第二验证结果，所述第二验证结果用于验证接收端解码是否正确；
[0029]验证结果获取模块，用于基于所述第一验证结果，所述第一数据流，所述第二验证结果和所述第二数据流，获取数据流传输过程检错与纠错的验证结果。
[0030]本专利技术还提供了一种计算机设备，所述计算机设备包括：
[0031]存储有可执行程序代码的存储器；
[0032]与所述存储器连接的处理器；
[0033]所述处理器调用所述存储器中存储的所述可执行程序代码，执行上述任一项所述的数据流检错与纠错的验证方法。
[0034]本专利技术还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述任一项所述的数据流检错与纠错的验证方法。
[0035]本专利技术提供的数据流检错与纠错的验证方法，可以实现对汉明码SECDED校验数据流的验证，且数据处理速度和仿真速度快，验证效率高，缩短了研发周期，且对数据位错误产生位置也进行了验证。本专利技术提供的数据流检错与纠错的验证装置、设备和存储介质，也可实现上述效果。
附图说明
[0036]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0037]图1为本专利技术实施例提供的数据流检错与纠错的验证方法的流程示意图；
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.数据流检错与纠错的验证方法，其特征在于，所述方法包括：S1:读取发送端汉明码编码后输出的第一数据流，解码所述第一数据流，获取第一信息码；S2:根据所述第一信息码获取第一校验码，将所述第一校验码和所述第一数据流中的第一原始校验码进行异或，得到第一验证结果，所述第一验证结果用于验证所述第一数据流的编码是否正确；S3:对第二信息码进行汉明码编码，得到第二数据流，将所述第二数据流发送至接收端；S4:获取接收端解码所述第二数据流后的第二校验码，将所述第二校验码与所述第二数据流中的第二原始校验码进行异或，得到第二验证结果，所述第二验证结果用于验证接收端解码是否正确；S5:基于所述第一验证结果，所述第一数据流，所述第二验证结果和所述第二数据流，获取数据流传输过程检错与纠错的验证结果。2.根据权利要求1所述的数据流检错与纠错的验证方法，其特征在于，所述S4之后，S5之前还包括：解码所述第二数据流，根据解码结果输出第一信号；获取接收端解码所述第二数据流输出的第二信号；以所述第一信号为参考，对比所述第一信号和所述第二信号，若所述第二信号和所述第一信号一致，则所述接收端解码功能正常。3.根据权利要求1所述的数据流检错与纠错的验证方法，其特征在于，所述S2中根据所述第一信息码位流获取第一检测位为：通过所述第一信息码的长度计算得到所述第一校验码的长度，根据所述第一校验码的长度确定所述第一校验码的位置，在所述第一校验码的位置补零，将与所述第一校验码校验位置相同的所述第一信息码进行异或，得到所述第一校验码的值。4.根据权利要求2所述的数据流检错与纠错的验证方法，其特征在于，所述S5具体为：若所述第一验证结果和所述第二验证结果中没有出现误码，则数据流传输过程中没有出现误码；若所述第一验证结果出现误码，获取解码所述第一数据流后的第一整体校验码，将所述第一整体校验码和所述第一数据流中的第一原始整体校验码进行异或，如果为零，则所述第一数据流的编码出现单比特错误，否则，为双比特错误；其中，第一原始整体校验码为第一数据流中信息码和校验码组成的数据流进行异或得到；若所述第二验证结果出现误码，获取解码所述第二数据流后的第二整体校验码，将所述第二整体校验码和所述第二数据流中的所述第二原始整体校验码进行异或，如果为零，则所述接收端解码出现单比特错误，否则，为双比特错误，第二原始整...

【专利技术属性】
技术研发人员：孙中达，湛亚熙，夏君，
申请(专利权)人：深圳市紫光同创电子有限公司，
类型：发明
国别省市：