【技术实现步骤摘要】
一种显示面板、显示装置和驱动方法
[0001]本专利技术涉及显示
，特别是涉及一种显示面板、显示装置和驱动方法。
技术介绍
[0002]在显示
，例如液晶显示面板或有机发光二极管显示面板的像素阵列通常包括多行栅线和与之交错的多列数据线。对栅线的驱动可以通过栅极驱动电路实现、特别是可以通过设置在像素阵列两侧的双边栅极驱动电路同时驱动每行子像素。
[0003]随着对分辨率需求的增加，显示基板上子像素的排布越来越密，而一帧图像的显示时间不变，导致每行像素的充电时间相对减少，各子像素存在的充电率不足的问题，因此通过栅极驱动电路使用多脉冲驱动方式，同时为多行像素进行预充电。
[0004]然而，实际使用过程中，存在显示不均的情况，特别是位于中间位置的像素行存在亮度明显变暗的情况。
技术实现思路
[0005]为了解决上述问题至少之一，本专利技术第一个实施例提供一种显示面板，包括显示区和非显示区，所述显示区包括多行子像素，所述非显示区包括相对设置的两个栅极驱动电路，每个栅极驱动电路包括多个级联的移...
【技术保护点】
【技术特征摘要】
1.一种显示面板，包括显示区和非显示区，其特征在于，所述显示区包括多行子像素，所述非显示区包括相对设置的两个栅极驱动电路，每个栅极驱动电路包括多个级联的移位寄存器单元，每行子像素分别接收来自两个栅极驱动电路输出的栅极驱动信号；所述相对设置的两个栅极驱动电路中的至少一个包括至少一个多输出移位寄存器单元，所述多输出移位寄存器单元输出多个栅极驱动信号，所述多个栅极驱动信号包括电位最低的第一待补偿栅极驱动信号；至少一个与所述第一待补偿栅极驱动信号连接的行子像素，同时连接另一个栅极驱动电路的移位寄存器单元输出的、电位高于所述第一待补偿栅极驱动信号的栅极驱动信号。2.根据权利要求1所述的显示面板，其特征在于，所述相对设置的两个栅极驱动电路为第一栅极驱动电路和第二栅极驱动电路，所述第一栅极驱动电路包括多个级联的第一移位寄存器单元，所述第二栅极驱动电路包括多个级联的第二移位寄存器单元，所述第一移位寄存器单元和第二移位寄存器单元为结构相同的多输出移位寄存器单元；所述第二栅极驱动电路的第一级第二移位寄存器单元输出的至少一个栅极驱动信号作为伪信号、并且至少一个栅极驱动信号接入显示区，其他各级第二移位寄存器单元输出的栅极驱动信号依次接入显示区，以使得与所述第一栅极驱动电路输出的第一待补偿栅极驱动信号连接的行子像素，同时连接第二栅极驱动电路输出的所述第一待补偿栅极驱动信号以外的栅极驱动信号。3.根据权利要求2所述的显示面板，其特征在于，所述多输出移位寄存器单元为p输出移位寄存器单元，所述第一移位寄存器单元输出的第一栅极驱动信号包括pm+1、pm+2、直至pm+p，其中第一栅极驱动信号pm+p为所述第一待补偿栅极驱动信号；所述第二移位寄存器单元输出的第二栅极驱动信号包括pn+1、pn+2、直至pn+p，其中第二栅极驱动信号pn+p为所述第一待补偿栅极驱动信号；所述第二栅极驱动电路的第一级第二移位寄存器单元输出的伪信号的数量大于等于1且小于等于p
‑
1；其中，p、m、n均为大于等于1的整数。4.根据权利要求3所述的显示面板，其特征在于，所述多输出移位寄存器单元为四输出移位寄存器单元，其中，所述第一移位寄存器单元输出的第一栅极驱动信号pm+1为电位次低的第二待补偿栅极驱动信号，所述第二移位寄存器单元输出的第二栅极驱动信号pn+1为所述第二待补偿栅极驱动信号；所述第二栅极驱动电路的第一级第二移位寄存器单元输出的伪信号的数量为2。5.根据权利要求1所述的显示面板，其特征在于，所述相对设置的两个栅极驱动电路为第三栅极驱动电路和第四栅极驱动电路，所述第三栅极驱动电路包括至少一个多输出移位寄存器单元，所述第四栅极驱动电路包括多个单输出移位寄存器单元；与所述第三栅极驱动电路输出的所述第一待补偿栅极驱动信号连接的行子像素，同时连接所述第四栅极驱动电路的所述单输出移位寄存器单元输出的栅极驱动信号。6.根据权利要求5所述的显示面板，其特征在于，所述第三栅极驱动电路包括多个级联的第三移位寄存器单元组，所述第四栅极驱动电路包括多个级联的第四移位寄存器单元
组，所述第三移位寄存器单元组包括一个多输出移位寄存器单元和一个单输出移位寄存器单元，所述第四移位寄存器单元组的结构与所述第一移位寄存器单元组相同；所述第四栅极驱动电路的第一级第四移位寄存器单元组的多输出移位寄存器单元输出的第一个栅极驱动信号作为伪信号，所述第四栅极驱动电路输出的其他栅极驱动信号依次接入显示区，以使得与所述第三栅极驱动电路输出的第一待补偿栅极驱动信号连接的行子像素，同时连接第四栅极驱动电路的单输出移位寄存器单元输出的栅极驱动信号。7.根据权利要求1所述的显示面板，其特征在于，包括连接所述栅极驱动电路的第一级移位寄存器单元的补偿区、以及连接所述栅极驱动电路的最后一级移位寄存器单元的非补偿区，其中，在补偿区中，与所述第一待补偿栅极驱动信号连接的行子像素，同时连接另一个栅极驱动电路的移位寄存器单元输出的电位高于所述第一待补偿栅极驱动信号的栅极驱动信号。8.根据权利要求7所述的显示面板，其特征在于，所述相对设置的两个栅极驱动电路为第五栅极驱动电路和第六栅极驱动电路，所述第五栅极驱动电路包括多个级联的第五移位寄存器单元，所述第六栅极驱动电路包括多个级联的第六移位寄存器单元，所述第五移位寄存器单元和第六移位寄存器单元为结构相同的多输出移位寄存器单元；在补偿区中，所述第六栅极驱动电路的第一级第六移位寄存器单元输出的至少一个栅极驱动信号作为伪信号、并且至少一个栅极驱动信号接入显示区，其他各级第六移位寄存器单元输出的栅极驱动信号依次接入显示区，以使得与所述第五栅极驱动电路输出的第一待补偿栅极驱动信号连接的行子像素，同时连接第六栅极驱动电路输出的所述第一待补偿栅极驱动信号以外的栅极驱动信号，所述第五栅极驱动电路靠近所述非补偿区的最后一级第五移位寄存器单元的至少一个栅极驱动信号为伪信号，所述最后一级第五移位寄存器输出的伪信号数量与所述第一级第六移位寄存器单元输出的伪信号数量相同；在非补偿区中，每行子像素分别连接所述第五栅极驱动电路输出的栅极驱动信号、以及连接所述第六栅极驱动电路输出的栅极驱动信号，所述第五栅极驱动电路输出的栅极驱动信号与所述第六栅极驱动电路输出的栅极驱动信号相同。9.根据权利要求1
‑
8中任一项所述的显示面板，其特征在于，所述栅极驱动电路的多输出移位寄存器单元包括输入子电路、节点控制子电路和输出子电路，其中所述输入子电路，配置为响应于第一输入信号将第一输入信号输出至第一节点；所述节点控制子电路，配置为向第二节点写入与所述第一节点处电平反向的电平；所述输出子电路，配置为在所述第一节点处电平的控制下将输入的第一时钟信号输出至级联信号端、以及在所述第一节点处电平的控制下将输入的多个第二时钟信号输出分别与所述第二时钟信号对应的多个输出信号端，配置为在第二节点处电平的控制下将输入的非有效电平信号输出至所述级联信号端和多个输出信号端。10.根据权利要求9所述的显示面板，其特征在于，所述输入子电路包括第一晶体管和第二晶体管，其中所述第一晶体管的栅极和第一级接入第一输入信号，所述第一晶体管的第二级与所述第二晶体管的第一级连接，
所述第二晶体管的栅极接入所述第一输入信号，所述第二晶体管的第二级与第一节点连接；所述节点控制子电路包括第三晶体管、第四晶体管、第五晶体管和第六晶体管，其中所述第三晶体管的栅极和第一级接入第一电源信号，所述第三晶体管的第二级与所述第四晶体管的第一级连接，所述第四晶体管的栅极与所述第一节点连接，所述第四晶体管的第二级接入第二电源信号，所述第五晶体管的栅极与所述第四晶体管的第一级连接，所述第五晶体管的第一级与所述第一节点连接，所述第五晶体管的第二级与所述第六晶体管的第一级连接，所述第六晶体管的栅极与所述第四晶体管的第一级连接，所述第六晶体管的第二级接入第二电源信号；所述输出子电路包括第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第一电容、第二电容、第三电容、第四电容和第五电容，其中，所述第七晶体管到第十一晶体管的栅极与所述第一节点连接，所述第七晶体管到第十一晶体管的第二级与所述第二节点连接，所述第七晶体管的第一级接入第一时钟信号，所述第一电容的第一级与所述第七晶体管的栅极连接，所述第一电容的第二级与所述第七晶体管的第二极连接，所述第八晶体管的第一级接入第二时钟第一子信号，所述第二电容的第一级与所述第八晶体管的栅极连接，所述第二电容的第二级与所述第八晶体管的第二极连接，所述第九晶体管的第一级接入第二时钟第二子信号，所述第三电容的第一级与所述第九晶体管的栅极连接，所述第三电容的第二级与所述第九晶体管的第二极连接，所述第十晶体管的第一级接入第二时钟第三子信号，所述第四电容的第一级与所述第十晶体管的栅...
【专利技术属性】
技术研发人员：冯雪欢，李永谦，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。