选通驱动电路和包括其的显示装置制造方法及图纸

本公开涉及选通驱动电路和包括其的显示装置。公开了一种选通驱动电路，该选通驱动电路包括：多个级电路，其彼此依赖地连接并且被配置为输出“j”个输出信号，其中，“j”是2或更大的整数，其中，多个级电路中的每一个包括用于控制第一节点和第二节点中的每一个的电压的逻辑控制器以及响应于第一节点的电压输出“j”个时钟信号中的每一个作为“j”个输出信号的输出电路单元，其中，输出电路单元包括响应于第一节点的电压通过输出节点输出“j”个时钟信号中的每一个作为“j”个输出信号的“j”个输出缓冲器以及在第一节点与“j”个输出缓冲器中的一些的输出节点之间制备的电容器。些的输出节点之间制备的电容器。些的输出节点之间制备的电容器。

【技术实现步骤摘要】
选通驱动电路和包括其的显示装置


[0001]本公开涉及一种选通驱动电路和包括其的显示装置。

技术介绍

[0002]随着信息技术发展，与用户和信息之间的联系媒介对应的显示装置的市场增加。除了用户之间的文本信息传递之外，各种形式的通信是活跃的。随着信息的类型改变，显示装置的性能也发展。因此，诸如有机发光显示器OLED、液晶显示器LCD、微型发光二极管微型LED显示器和量子点显示器QD的各种类型的显示装置的使用可增加。
[0003]显示装置包括：显示面板，其包括具有与多条选通线和多条数据线连接的薄膜晶体管的多个像素；数据驱动电路，其用于向数据线供应数据电压；以及选通驱动电路，其包括具有用于向选通线供应选通信号的多个级的移位寄存器。
[0004]选通驱动电路可在制造显示面板的数据线和选通线以及各个像素的薄膜晶体管的工艺中同时形成在显示面板的非显示区域上。即，应用用于将选通驱动电路直接集成到显示面板中的面板内选通GIP方法。

技术实现思路

[0005]为了实现窄边框，专利技术人对具有能够利用实现于其中以减小边框宽度的单级驱本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种选通驱动电路，该选通驱动电路包括：多个级电路，所述多个级电路彼此依赖地连接，并且所述多个级电路中的每一个被配置为输出j个输出信号，其中，j是大于或等于2的整数，其中，所述多个级电路中的每一个包括：逻辑控制器，该逻辑控制器用于控制第一节点的第一电压和第二节点的第二电压；以及输出电路，该输出电路用于响应于所述第一节点的所述第一电压输出j个时钟信号中的每一个作为所述j个输出信号中的相应输出信号，其中，所述输出电路包括：j个输出缓冲器，所述j个输出缓冲器中的每一个用于响应于所述第一节点的所述第一电压来通过相应输出节点输出所述j个时钟信号中的相应时钟信号作为所述j个输出信号中的一个；以及多个电容器，所述多个电容器连接在所述第一节点与所述j个输出缓冲器中的一些的相应输出节点之间。2.根据权利要求1所述的选通驱动电路，其中，所述多个电容器中的第一电容器设置在所述j个输出缓冲器当中的首先输出所述j个输出信号中的输出信号的第一输出缓冲器中。3.根据权利要求1所述的选通驱动电路，其中，所述j个输出缓冲器中的每一个被施加有所述j个时钟信号中的任一个相应时钟信号，并且所述j个时钟信号中的每一个包括在第一时钟电压电平和不同于所述第一时钟电压电平的第二时钟电压电平之间摆动的脉冲时段，并且在所选水平时段内维持在所述第一时钟电压电平。4.根据权利要求3所述的选通驱动电路，其中，在所述j个时钟信号中的每一个中，所述脉冲时段的上升时间点和下降时间点不同。5.根据权利要求4所述的选通驱动电路，其中，所述j个时钟信号中的至少一个时钟信号的上升时间点与所述j个时钟信号中的另一时钟信号的下降时间点重合。6.根据权利要求5所述的选通驱动电路，其中，所述多个电容器包括：第一电容器，该第一电容器设置在所述j个输出缓冲器当中的首先输出所述j个输出信号中的输出信号的第一输出缓冲器中；以及第二电容器，该第二电容器设置在所述j个输出缓冲器中的第g输出缓冲器中，所述第g输出缓冲器被施加有所述j个时钟信号中的第g时钟信号，所述第g时钟信号与所述j个时钟信号中的第一时钟信号的下降时间点重合地上升，所述第一时钟信号被施加到所述j个输出缓冲器中的所述第一输出缓冲器，其中，g是大于或等于2且小于或等于j的整数。7.根据权利要求6所述的选通驱动电路，其中，所述第一电容器的电容大于所述第二电容器的电容。8.根据权利要求6所述的选通驱动电路，其中，所述多个电容器包括设置在所述j个输出缓冲器中的第h输出缓冲器中的第三电容器，所述第h输出缓冲器被施加有所述j个时钟信号中的第h时钟信号，所述第h时钟信号
与施加到所述j个输出缓冲器中的所述第g输出缓冲器的所述第g时钟信号的下降时间点重合地上升，其中，h是大于或等于g+1且小于或等于j的整数。9.根据权利要求8所述的选通驱动电路，其中，所述第二电容器和所述第三电容器具有相同的电容或彼此不同的电容。10.根据权利要求9所述的选通驱动电路，其中，所述第一电容器的电容等于或小于所述第二电容器和所述第三电容器的电容之和。11.根据权利要求1所述的选通驱动电路，其中，所述j个时钟信号包括第一扫描时钟信号至第j扫描时钟信号，所述第一扫描时钟信号至所述第j扫描时钟信号依次移位，所述第一扫描时钟信号至所述第j扫描时钟信号中的各个扫描时钟信号在第一时段内具有第一电压电平，并且所述第一扫描时钟信号至所述第j扫描时钟信号中的相邻扫描时钟信号在比所述第一时段短的第二时段内彼此交叠，并且所述j个输出缓冲器包括分别被施加有所述第一扫描时钟信号至所述第j扫描时钟信号的第一扫描信号输出缓冲器至第j扫描信号输出缓冲器。12.根据权利要求11所述的选通驱动电路，其中，所述第一扫描信号输出缓冲器至所述第j扫描信号输出缓冲器中的所述第一扫描信号输出缓冲器输出所述第一扫描时钟信号至所述第j扫描时钟信号中的所述第一扫描时钟信号作为第一扫描信号，并且第一电容器连接在所述第一节点和所述第一扫描信号输出缓冲器的第一输出节点之间。13.根据权利要求12所述的选通驱动电路，其中，所述第一扫描时钟信号的下降时间点与所述j个时钟信号中的任一个扫描时钟信号的上升时间点重合。14.根据权利要求13所述的选通驱动电路，其中，电容小于所述第一电容器的电容的第二电容器设置在被施加有第g...

【专利技术属性】
技术研发人员：张永仁，徐大荣，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：