一种差错控制编译码方法及装置制造方法及图纸

本申请提供了一种差错控制编译码方法及装置。该差错控制编码方法包括：将待编码数据进行循环冗余校验，得到循环冗余校验码，并对待编码数据与循环冗余校验码进行博斯

【技术实现步骤摘要】
一种差错控制编译码方法及装置


[0001]本申请涉及差错编码领域，尤其涉及一种差错控制编译码方法及装置。

技术介绍

[0002]随着航天技术的迅速发展，航天任务日益复杂和多样化，航天数据量大幅增加，对星载数字信号处理机的数据处理和存储能力都提出了更高的要求。基于静态随机存储器(Static Random Access Memory，SRAM)的FPGA和与非门闪存(NAND Flash)作为高性能数字信号处理与大容量存储的代表器件被广泛应用于星载数字信号处理机中。然而，在航天器运行的太空环境中存在大量高能量的粒子与射线，星载数字信号处理机内的SRAM型FPGA与NAND Flash等芯片在受到高能粒子轰击后，容易发生单粒子翻转效应(Single Event Upset，SEU)，自身性能指标、工作寿命都会受到影响。因此，开展星载数字信号处理机的抗SEU技术的研究具有重要意义。
[0003]差错控制编码技术是一种重要的抗SEU加固技术。差错控制编码通过对数据原码进行编码，并将得到的监督位与数据原码一并存储，在使用数据前通过监督位进行检错与纠错。差错控制编码的检错纠错能力与其选择的编码方式相关，当选择的编码方式越高级、实现越复杂时，能够纠错的位数越多。当前对于差错控制编码的研究主要集中在研究纠错能力更强，实现速度更快的编码方法上。
[0004]随着存储器容量的不断增大，发生SEU错误的可能性也在提升，因此研究人员将纠错能力更强的码用于抗SEU技术中。差错控制编码技术纠错能力的提升也带来了一系列问题，例如码率的下降，编译码实现结构更加复杂等，导致实现差错控制编码的占用资源增加。因此，研究人员开始对编译码的实现结构进行优化，提出了分组流水的编译码结构以及联合两种编码方法的混合差错编码方式。然而，目前针对编译码结构的改进并没有考虑结合存储器的存储特点及错误模式进行设计，因此编译码速度以及检错纠错能力有待提升。

技术实现思路

[0005]有鉴于此，本申请提出了一种差错控制编译码方法及装置，以提高编译码的速度。
[0006]根据本申请的一个方面，提供了一种差错控制编码方法，该方法包括：将待编码数据进行循环冗余校验，得到循环冗余校验码，并对待编码数据与循环冗余校验码进行博斯
‑
查德胡里
‑
霍昆格姆编码，得到监督位，将待编码数据、循环冗余校验码以及监督位作为编码结果输出。
[0007]优选地，循环冗余校验码附在待编码数据后面，监督位附在循环冗余校验码后面。
[0008]优选地，待编码数据为M字节，循环校验码为N字节，M与N之和分为P组数据，M与N之和被P整除，针对每组数据进行博斯
‑
查德胡里
‑
霍昆格姆编码并得到对应的监督位，M、N、P为正整数。
[0009]优选地，其中，待编码数据分别进入循环冗余校验模块和博斯
‑
查德胡里
‑
霍昆格姆编码模块，循环冗余校验模块输出N字节循环冗余校验码至博斯
‑
查德胡里
‑
霍昆格姆编
码模块，博斯
‑
查德胡里
‑
霍昆格姆码编码对前P
‑
1组数据进行编码得到对应的监督位，并将N字节循环冗余校验码附在待编码数据中剩余部分后进行博斯
‑
查德胡里
‑
霍昆格姆码编码得到对应的监督位，将N字节循环冗余校验码附在待编码数据后面，并将对应的监督位依次整合后附在N字节循环冗余校验码后面作为编码结果输出。
[0010]优选地，其中，M＝4094，N＝2，P＝8。
[0011]本申请提供了一种差错控制译码方法，该方法包括：将待译码数据中的数据部分进行循环冗余校验，并与待译码数据中的循环冗余校验码比对，如果一致，则将数据部分作为译码结果输出，否则对待译码数据中的数据部分以及循环冗余校验码进行博斯
‑
查德胡里
‑
霍昆格姆译码，将译码得到的数据部分作为译码结果输出，其中待译码数据包括数据部分、循环冗余校验码以及数据部分和循环冗余校验码整合后对应的监督位。
[0012]本申请提供了一种差错控制编码装置，该装置包括：
[0013]循环冗余校验模块，用于将待编码数据进行循环冗余校验，得到循环冗余校验码；
[0014]博斯
‑
查德胡里
‑
霍昆格姆编码模块，用于对待编码数据与循环冗余校验码进行博斯
‑
查德胡里
‑
霍昆格姆编码，得到对应的监督位；
[0015]编码输出模块，用于将待编码数据、循环冗余校验码以及监督位作为编码结果输出。
[0016]优选地，待编码数据为M字节，循环校验码为N字节，M与N之和分为P组数据，M与N之和被P整除，M、N、P为正整数；博斯
‑
查德胡里
‑
霍昆格姆编码模块，还用于针对每组数据进行博斯
‑
查德胡里
‑
霍昆格姆编码并得到对应的监督位。
[0017]优选地，循环冗余校验模块，还用于接收待编码数据；博斯
‑
查德胡里
‑
霍昆格姆码编码模块，还用于接收待编码数据以及循环冗余校验模块输出的N字节循环冗余校验码，对前P
‑
1组数据进行编码得到对应的监督位，并将N字节循环冗余校验码附在待编码数据中剩余部分后进行博斯
‑
查德胡里
‑
霍昆格姆码编码得到对应的监督位；编码输出模块，还用于接收待编码数据、循环冗余校验码以及对应的监督位，将N字节循环冗余校验码附在待编码数据后面，并将对应的监督位依次整合后附在N字节循环冗余校验码后面作为编码结果输出。
[0018]本申请提供了一种差错控制译码装置，该装置包括：
[0019]循环冗余校验模块，用于将待译码数据中的数据部分进行循环冗余校验，得到循环冗余校验码；
[0020]博斯
‑
查德胡里
‑
霍昆格姆译码模块，用于对待译码数据进行译码；
[0021]译码输出模块，用于判断循环冗余校验模块生成的循环冗余校验码是否与待译码数据中的循环冗余校验码一致，如果一致的话，将数据部分作为译码结果输出；否则，调用博斯
‑
查德胡里
‑
霍昆格姆译码模块对待译码数据进行译码，并将译码得到的数据部分作为译码结果输出，其中待译码数据包括数据部分、循环冗余校验码以及数据部分和循环冗余校验码整合后对应的监督位。
[0022]本申请针对当前NAND Flash中BCH编码方法实现复杂，译码速度较慢的特点，提出一种基于循环冗余校验(CRC)
‑
BCH级联结构的差错控制编译码方案。本申请提出的CRC
‑
BCH级联编码结构能够使页面内所有的数据都处于编码的纠错能力保护范围之中，如果发本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种差错控制编码方法，其特征在于，该方法包括：将待编码数据进行循环冗余校验，得到循环冗余校验码，并对待编码数据与循环冗余校验码进行博斯
‑
查德胡里
‑
霍昆格姆编码，得到监督位，将待编码数据、循环冗余校验码以及监督位作为编码结果输出。2.根据权利要求1所述的方法，其特征在于，循环冗余校验码附在待编码数据后面，监督位附在循环冗余校验码后面。3.根据权利要求1所述的方法，其特征在于，待编码数据为M字节，循环校验码为N字节，M与N之和分为P组数据，M与N之和被P整除，针对每组数据进行博斯
‑
查德胡里
‑
霍昆格姆编码并得到对应的监督位，M、N、P为正整数。4.根据权利要求3所述的方法，其特征在于，其中，待编码数据分别进入循环冗余校验模块和博斯
‑
查德胡里
‑
霍昆格姆编码模块，循环冗余校验模块输出N字节循环冗余校验码至博斯
‑
查德胡里
‑
霍昆格姆编码模块，博斯
‑
查德胡里
‑
霍昆格姆码编码对前P
‑
1组数据进行编码得到对应的监督位，并将N字节循环冗余校验码附在待编码数据中剩余部分后进行博斯
‑
查德胡里
‑
霍昆格姆码编码得到对应的监督位，将N字节循环冗余校验码附在待编码数据后面，并将对应的监督位依次整合后附在N字节循环冗余校验码后面作为编码结果输出。5.根据权利要求3所述的方法，其特征在于，其中，M＝4094，N＝2，P＝8。6.一种差错控制译码方法，其特征在于，该方法包括：将待译码数据中的数据部分进行循环冗余校验，并与待译码数据中的循环冗余校验码比对，如果一致，则将数据部分作为译码结果输出，否则对待译码数据中的数据部分以及循环冗余校验码进行博斯
‑
查德胡里
‑
霍昆格姆译码，将译码得到的数据部分作为译码结果输出，其中待译码数据包括数据部分、循环冗余校验码以及数据部分和循环冗余校验码整合后对应的监督位。7.一种差错控制编码装置，其特征在于，该装置包括：循环冗余校验模块，用于将待编码数据进行循环冗余校验，...

【专利技术属性】
技术研发人员：孙善忠，刘东明，
申请(专利权)人：北京华航测通科技有限公司，
类型：发明
国别省市：