一种提升芯片验证效率的方法、系统、存储介质及设备技术方案

本发明专利技术提供了一种提升芯片验证效率的方法、系统、存储介质及设备，方法包括：对于FPGA原型验证中芯片的实现流程，通过人机交互界面显示并依次执行实现流程的多个阶段；通过界面的按钮启动执行当前阶段，并同步运行对应的分析指令，以对当前阶段的执行情况进行分析，并在界面的建议窗口显示分析结果；基于分析结果对当前阶段进行优化，并在优化结束后通过按钮继续执行上一步骤，直到最终分析结果满足验证要求。本发明专利技术能够将实现流程中存在的设计问题和建议通过直观的人机交互界面展现在设计者和验证者面前，使设计者依据这些建议和所暴露出的设计问题，重新再去检查、修改和优化设计，达到提升设计时序收敛效率和性能目标的目的。达到提升设计时序收敛效率和性能目标的目的。达到提升设计时序收敛效率和性能目标的目的。

【技术实现步骤摘要】
一种提升芯片验证效率的方法、系统、存储介质及设备


[0001]本专利技术涉及芯片验证
，尤其涉及一种提升芯片验证效率的方法、系统、存储介质及设备。

技术介绍

[0002]FPGA(Field Programmable Gate Array，现场可编程门阵列，是专用集成电路领域中的一种半定制电路)原型验证已是当前原型验证的主流且成熟的芯片验证方法——它通过将RTL(Register Transfer Level，寄存器传输级电路)移植到FPGA来验证ASIC(Application Specific Integrated Circuit，专用集成电路)的功能，并在芯片的基本功能验证通过后就开始开发驱动，一直到芯片设计完成并回片后都可以进行驱动和应用的开发。当芯片回片后，应用程序可以直接基于FPGA版本的驱动来进行简单的适配，即可以应用到SoC(System on Chip，片上系统)芯片上，将SoC芯片上市时间控制的很完美。
[0003]目前ASIC的设计变得越来越大，越来越复杂，单片FPGA已不能满足原型验证要求，多片FPGA验证本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种提升芯片验证效率的方法，其特征在于，包括以下步骤：对于FPGA原型验证中芯片的实现流程，通过人机交互界面显示并依次执行所述实现流程的多个阶段；通过所述界面的按钮启动执行当前阶段，并同步运行对应的分析指令，以对所述当前阶段的执行情况进行分析，并在所述界面的建议窗口显示分析结果；基于所述分析结果对所述当前阶段进行优化，并在优化结束后通过所述按钮继续执行上一步骤，直到最终分析结果满足验证要求。2.根据权利要求1所述的方法，其特征在于，通过所述界面的按钮启动执行当前阶段，并同步运行对应的分析指令，以对所述当前阶段的执行情况进行分析，并在所述界面的建议窗口显示分析结果包括：通过所述界面的按钮启动执行初始检查阶段，并同步运行质量评估指令，以对所述初始检查阶段的执行情况进行分析；响应于所述质量评估指令运行完成，在所述建议窗口显示芯片设计的时序收敛值以及待复查项目，所述时序收敛值用于确定芯片设计时序的收敛程度，所述待复查项目为RTL设计阶段和综合阶段中出现问题的项目。3.根据权利要求1所述的方法，其特征在于，通过所述界面的按钮启动执行当前阶段，并同步运行对应的分析指令，以对所述当前阶段的执行情况进行分析，并在所述界面的建议窗口显示分析结果还包括：通过所述界面的按钮启动执行优化设计阶段，并同步运行失败查询指令、质量建议指令及时序总结指令，以对所述优化设计阶段的执行情况进行分析；响应于所述失败查询指令运行完成，在所述建议窗口显示资源使用情况表，所述资源使用情况表包括资源使用量推荐比例、实际资源使用量比例和复查状态；响应于所述质量建议指令运行完成，在所述建议窗口显示新优化建议，所述新优化建议为前一阶段的质量优化建议与所述当前阶段的质量优化建议的累积信息；响应于所述时序总结指令运行完成，判断所述建议窗口中的最差负时序裕量的值是否为负数，若为负数，在所述建议窗口显示所述优化设计阶段的异常指标，并通过数据库分析模块分析所述异常指标后将相应的优化建议显示在所述建议窗口。4.根据权利要求1所述的方法，其特征在于，通过所述界面的按钮启动执行当前阶段，并同步运行对应的分析指令，以对所述当前阶段的执...

【专利技术属性】
技术研发人员：曹蓓，王大中，崔健，沈欣舞，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：