高频电路设备和检测系统技术方案

公开了高频电路设备和检测系统。一种高频电路设备包括：芯片，该芯片包括高频元件、高频电路、信号导体和芯片地；封装件基板，在该封装件基板上部署有芯片；分流路径，该分流路径由封装件信号导体、封装件第一地和分流元件构成，该封装件信号导体部署在封装件基板的上表面上并电连接到信号导体，该封装件第一地电连接到芯片地，该分流元件电连接到封装件信号导体和封装件第一地；以及封装件第二地，该封装件第二地至少部署在封装件基板的基底的内部或封装件基板的后表面上，其中，基底的一部分、分流路径的一部分、以及封装件第二地构成电容结构。结构。结构。

【技术实现步骤摘要】
高频电路设备和检测系统


[0001]本专利技术涉及处理电磁波的高频电路设备和检测系统。特别地，本专利技术涉及发送或接收电磁波的天线设备。

技术介绍

[0002]存在处理包括从毫米波到太赫兹波(至少30GHz且不超过30THz)的频带的至少一部分的电磁波(下文中简称为“太赫兹波”)的高频电路设备。作为高频电路设备的示例，日本专利申请公开No.2020
‑
136910公开了负电阻元件和谐振电路被集成在半导体芯片上的振荡器。
[0003]日本专利申请公开No.2020
‑
136910中的高频电路设备使用共振隧穿二极管(RTD)作为负电阻元件，并具有向负电阻元件供应偏置电压的电路(下文简称为“电压偏置电路”)。
[0004]日本专利申请公开No.2020
‑
136910公开了以下的技术：为了抑制除了太赫兹波之外的电磁波的寄生低频振荡(下文简称为“寄生振荡”)，串联连接有电阻元件与电容元件的分流元件与电压偏置电路并联电连接，由此抑制寄生振荡。

技术实现思路

[0005]本专利技术是鉴于以上问题做出的，并且抑制了寄生振荡。
[0006]本专利技术的第一方面是一种高频电路设备，该高频电路设备包括：芯片，所述芯片包括高频元件、高频电路、信号导体和芯片地；以及封装件基板，所述封装件基板包括基底，所述基底具有上表面以及在所述上表面的相对侧的后表面，并且在所述封装件基板上部署有所述芯片，所述高频电路设备还包括:分流路径，所述分流路径由封装件信号导体、封装件第一地和分流元件构成，所述封装件信号导体部署在所述封装件基板的上表面上并电连接到所述信号导体，所述封装件第一地电连接到所述芯片地，所述分流元件电连接到所述封装件信号导体和所述封装件第一地；以及封装件第二地，所述封装件第二地至少部署在所述封装件基板的基底的内部或所述封装件基板的后表面上，其中，所述基底的一部分、所述分流路径的一部分、以及所述封装件第二地构成电容结构。
[0007]根据下面参考附图的示例性实施例的描述，本专利技术的其他特征将变得清楚。
附图说明
[0008]图1A和图1B是根据第一实施例的高频电路设备的顶视图和截面图；
[0009]图2A和2B是根据第一实施例的变形例的高频电路设备的顶视图和截面图；
[0010]图3是根据第一实施例的高频电路设备的等效电路图；
[0011]图4是具有常规配置的高频电路设备的等效电路图；
[0012]图5A和图5B是根据第二实施例的高频电路设备的顶视图和后表面视图；
[0013]图6A和图6B是根据第二实施例的高频电路设备的截面图；
[0014]图7是根据第二实施例的高频电路设备的截面图；
[0015]图8是根据第二实施例的高频电路设备的等效电路图；
[0016]图9A和图9B示出了根据第二实施例的高频电路设备的分析示例；
[0017]图10A和图10B是各自示出了根据第二实施例的高频电路设备的寄生振荡的测量结果的曲线图；
[0018]图11A至图11C是根据第二实施例的变形例的高频电路设备的截面图；
[0019]图12是根据第三实施例的高频电路设备的截面图；
[0020]图13A至图13C是根据第三实施例的变形例的高频电路设备的截面图；
[0021]图14A和图14B是根据第四实施例的高频电路设备的截面图；以及
[0022]图15是根据第五实施例的高频电路设备的截面图。
具体实施方式
[0023]仅通过改善部署在电路板的表面上的构成分流元件的电阻元件和电容元件的布局，由物理距离引起的电感成为限制。具体地，在利用集总常数电路(lumped constant circuit)设计分流元件的情况下，由于元件尺寸和基板设计规则的限制，变得难以控制电感，并且例如，在10MHz或更高下阻抗增加。结果，不小于10MHz的频率范围中发生寄生振荡的可能性增加。
[0024]由此，在针对太赫兹波的高频电路设备中，期望的是在难以利用集总常数电路执行控制的频率范围中，抑制电路的阻抗的增加，从而抑制寄生振荡。
[0025]以下，将参考附图来描述本专利技术的实施例。注意的是，本专利技术不限于以下的实施例。
[0026]第一实施例
[0027]将通过使用图1A和图1B至图4来描述根据第一实施例的高频电路设备。
[0028]图1A和图1B中的每个是示出了根据本实施例的高频电路设备的示意性配置的视图。图1A是顶视图，并且图1B是沿着线A
‑
A
’
截取的截面图。
[0029]根据本实施例的高频电路设备100由封装件(package)192、安装在封装件192上的芯片191、以及经由封装件192驱动芯片191的电压偏置电路180构成。
[0030]如图1A中所示，部署有高频元件101和伴随高频元件101的高频电路102的矩形芯片191被安装在构成封装件192的封装件基板112上。
[0031]芯片191被安装在设置在封装件192中的腔体110中。高频元件101是诸如晶体管或二极管之类的利用太赫兹波操作的有源元件。高频电路102是诸如过滤器或天线之类的针对太赫兹波的无源元件的电路。许多高频电路102由分布式常数电路构成。太赫兹波是包括作为从毫米波到太赫兹波(至少30GHz且不超过30THz)的频带的至少一部分的频带的电磁波(下文简称为“太赫兹波”)。
[0032]另外，芯片191可以具有用于稳定高频元件101和高频电路102的操作的芯片内分流元件。例如，芯片内分流元件由芯片电阻元件128和芯片电容元件127构成。另外，芯片191可以包括向芯片191施加偏置电压的芯片信号焊盘(芯片侧信号焊盘)106、以及向芯片191施加地电压的芯片地焊盘(未示出)。芯片信号焊盘106和芯片地焊盘中的每一个由导电材料形成。在下面的描述中，假定焊盘、地和图案主要由导电材料形成。芯片信号焊盘106和芯
片地焊盘被设置用于与芯片191的外部电路电连接，并被设置用于例如从外部供应预定电压。另外，芯片信号焊盘106和芯片地焊盘可以被设置用于向外部电路供应预定电压。在本实施例中，预定电压可以是地电压、电源电压和来自电压偏置电路的电压。高频元件101和高频电路102基本上部署在芯片191的中心处，并且稍后描述的芯片电容元件127与其相邻地部署。
[0033]图1B是沿着图1A的线A
‑
A
’
截取的截面图。除了到目前为止描述的组件之外，芯片191至少具有电介质层104、芯片信号图案(芯片信号导体)105、芯片地103、半导体基板109和后表面芯片地107。电介质层104由第一电介质层104a和第二电介质层104b构成。
[0034]芯片信号图案105部署在第一电介质层104a和第二电介质层104b之间。高频电路102和芯片信号图案105经由信号贯穿导体120彼此电连接。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高频电路设备，包括：芯片，所述芯片包括高频元件、高频电路、信号导体、以及芯片地；以及封装件基板，所述封装件基板包括基底，所述基底具有上表面和在所述上表面的相对侧的后表面，并且在所述封装件基板上部署有所述芯片，所述高频电路设备还包括:分流路径，所述分流路径由封装件信号导体、封装件第一地、以及分流元件构成，所述封装件信号导体部署在所述封装件基板的上表面上并电连接到所述信号导体，所述封装件第一地电连接到所述芯片地，所述分流元件电连接到所述封装件信号导体和所述封装件第一地；以及封装件第二地，所述封装件第二地至少部署在所述封装件基板的基底的内部或所述封装件基板的后表面上，其中，所述基底的一部分、所述分流路径的一部分、以及所述封装件第二地构成电容结构。2.根据权利要求1所述的高频电路设备，其中，通过所述电容结构使所述分流路径的阻抗等于或小于预定值的频率范围是至少10MHz且不超过10GHz的范围。3.根据权利要求2所述的高频电路设备，其中，所述分流路径的阻抗在至少10MHz且不超过10GHz的范围中不超过1Ω。4.根据权利要求1至3中任一项所述的高频电路设备，还包括：封装件地，所述封装件地部署在所述封装件基板的后表面上。5.根据权利要求4所述的高频电路设备，其中，所述芯片还具有芯片地贯穿导体和后表面芯片地，所述芯片地贯穿导体连接所述芯片地和所述后表面芯片地，所述芯片地部署在所述芯片的上表面上，所述后表面芯片地部署在所述芯片的后表面上，并且所述后表面芯片地经由导电层连接到所述封装件基板的所述封装件第二地或所述封装件基板的所述封装件地。6.根据权利要求1至3中任一项所述的高频电路设备，还包括：封装件地贯穿导体，所述封装件地贯穿导体连接所述封装件第一地和所述封装件第二地，其中，在所述高频电路的高频信号的有效波长是波长λ
sig
并且在所述分流路径中产生的寄生振荡的有效波长是波长λ
...

【专利技术属性】
技术研发人员：小山泰史，井辻健明，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：